基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復(fù)接器的設(shè)計(jì)

在便攜式數(shù)字衛(wèi)星通信系統(tǒng)中，為了擴(kuò)大傳輸容量和提高傳輸效率，滿足同時(shí)傳輸幾種業(yè)務(wù)的需求，通常采用時(shí)分復(fù)用的方法，將若干個(gè)低速數(shù)字碼流按一定格式合并成一個(gè)高速數(shù)據(jù)碼流，以便在一條信道中傳輸，使各個(gè)業(yè)務(wù)信號(hào)互相不產(chǎn)生干擾，實(shí)現(xiàn)此功能的設(shè)備就是數(shù)字復(fù)接系統(tǒng)。

　　便攜式衛(wèi)星通信，要求實(shí)現(xiàn)平臺(tái)集成度高、速度快、功耗小、體積小和成本低?，F(xiàn)場可編程門陣列(FPGA) 在結(jié)構(gòu)上由邏輯功能塊排列為陣列，并由可編程的內(nèi)部連線連接這些功能塊，來實(shí)現(xiàn)一定的邏輯功能。特別適合上述要求的產(chǎn)品開發(fā)與小批量生產(chǎn)。

　　FPGA 的開發(fā)環(huán)境在電路設(shè)計(jì)階段，可實(shí)時(shí)地對(duì)設(shè)計(jì)電路進(jìn)行各種仿真分析，提高電路設(shè)計(jì)的靈活性和可靠性，特別是還可在成品上直接進(jìn)行二次開發(fā)和功能擴(kuò)展，靈活且可移植。后期還可以在線對(duì)任意一邏輯信號(hào)進(jìn)行實(shí)時(shí)仿真，該文利用軟件Quartus II 5. 1 和VHDL 硬件語言進(jìn)行設(shè)計(jì)和仿真,實(shí)現(xiàn)一個(gè)基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)。

　　1 設(shè)計(jì)和實(shí)現(xiàn)

　　同步數(shù)字復(fù)分接器完成以下業(yè)務(wù)的復(fù)分接：3 路音頻合計(jì)48 kbps 數(shù)據(jù)； 1 路64 kbps 同步數(shù)據(jù)；1 路9. 6 kbps 異步數(shù)據(jù)； 1 路128 kbps LAN 數(shù)據(jù)； 1 路517. 2 kbps 視頻數(shù)據(jù)。采用同步、固定時(shí)隙分配和按位復(fù)接方式的設(shè)計(jì)方法。

　　1.1 準(zhǔn)同步時(shí)延

　　因?yàn)?a class="contentlabel" href="http://butianyuan.cn/news/listbylabel/label/數(shù)字復(fù)接器">數(shù)字復(fù)接器與音頻的接口關(guān)系最為復(fù)雜,所以設(shè)計(jì)要點(diǎn)著重放到了與音頻接口的處理。

　　1. 1. 1 音頻接口的乒乓操作

　　如圖1 所示，采用雙口RAM 完成音頻數(shù)據(jù)和復(fù)分接器的接口。音頻數(shù)據(jù)接口是一種DSP 總線接口，在第1 個(gè)緩沖周期，音頻數(shù)據(jù)緩存到雙口RAM的低端地址存儲(chǔ)區(qū)，同時(shí)數(shù)據(jù)復(fù)接單元讀取雙口RAM 的高端地址存儲(chǔ)區(qū)的音頻數(shù)據(jù)； 在第2 個(gè)緩沖周期，音頻數(shù)據(jù)緩存到雙口RAM 的高端地址存儲(chǔ)區(qū)，同時(shí)數(shù)據(jù)復(fù)接單元讀取雙口RAM 的低端地址存儲(chǔ)區(qū)的音頻數(shù)據(jù)。如此循環(huán)，周而復(fù)始。

圖1 乒乓操作示意圖

　　這樣經(jīng)過緩沖的數(shù)據(jù)流沒有時(shí)間停頓的送到復(fù)接器中，屬于一種流水線式處理，完成數(shù)據(jù)的無縫緩沖和處理，節(jié)約緩沖區(qū)的空間，達(dá)到利用低速模塊處理高速數(shù)據(jù)流的結(jié)果，實(shí)現(xiàn)了數(shù)據(jù)流的并串轉(zhuǎn)換。

　　如果音頻數(shù)據(jù)和復(fù)分接器的接口采用傳統(tǒng)的緩存方式，很容易造成復(fù)接器讀數(shù)據(jù)的時(shí)候音頻數(shù)據(jù)還沒有寫到緩存中，很容易造成聲音的“咔咔聲”，采用音頻接口的乒乓操作避免了此問題的產(chǎn)生。

　　1. 1. 2 提供唇音同步機(jī)制

　　在數(shù)字衛(wèi)星傳輸系統(tǒng)中，有一個(gè)獨(dú)特的音視頻同步問題，即通常說的唇音同步。由于圖像壓縮編碼所需之信號(hào)處理時(shí)間一般慢于聲音壓縮編碼所需之信號(hào)處理時(shí)間，那么在收端將視頻及音頻信號(hào)解碼出來后，就會(huì)發(fā)現(xiàn)音頻比視頻快半拍。通常見到的情況是，或者口動(dòng)時(shí)聽不到聲音，或者口不動(dòng)時(shí)卻有聲音出來，即唇音不同步，給觀眾較差的主觀感覺。為了避免出現(xiàn)這一問題，分接器中提供了唇音同步單元，把音頻數(shù)據(jù)程序上進(jìn)行延時(shí)，通過調(diào)整就可保證接收端的音和視頻同步。

　　1. 1. 3 解決FPGA 電路設(shè)計(jì)中的毛刺問題

　　在FPGA 中當(dāng)多路信號(hào)同時(shí)發(fā)生跳變的瞬間,往往會(huì)出現(xiàn)一些不正確的尖峰信號(hào)，這些尖峰信號(hào)就是“毛刺”。組合邏輯電路中競爭冒險(xiǎn)現(xiàn)象的出現(xiàn)也會(huì)出現(xiàn)“毛刺”。它的出現(xiàn)會(huì)影響電路工作的穩(wěn)定性和可靠性，導(dǎo)致數(shù)字系統(tǒng)的誤操作和邏輯紊亂。

　　設(shè)計(jì)中利用D 觸發(fā)器對(duì)輸入信號(hào)的毛刺不敏感的特點(diǎn)，去除信號(hào)中的毛刺，但是只是對(duì)信號(hào)中發(fā)生在非時(shí)鐘跳變沿的毛刺信號(hào)去除明顯，并且有一定延時(shí)。因此設(shè)計(jì)中盡量采用同步時(shí)序電路來實(shí)現(xiàn)各個(gè)進(jìn)程模塊的功能，同時(shí)對(duì)輸入輸出的數(shù)據(jù)進(jìn)行高倍時(shí)鐘的采樣，達(dá)到去除電路中毛刺的目的。