新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > FIR濾波器的FPGA實(shí)現(xiàn)方法

FIR濾波器的FPGA實(shí)現(xiàn)方法

作者: 時(shí)間:2011-02-12 來源:網(wǎng)絡(luò) 收藏

對于有符號數(shù)x(n)可以用下式的補(bǔ)碼形式表示:

對于式(7)中的h(i)xb(n-i)代表著輸入數(shù)據(jù)x(n-i)的第i位與抽頭系數(shù)h(i)的乘積,對于,其系數(shù)h(i)是常數(shù),所以可以事先構(gòu)造一個(gè)查找表。該查找表存儲所有h(i)xb(n-i)的乘積值,通過輸入(xb(N-1),xb(N-2),…,xb(0))對該表尋址,然后將查得的值乘上2b后移位累加便得到輸出y(n)。該查找表構(gòu)造規(guī)則如表2所示。

本文引用地址:http://butianyuan.cn/article/191366.htm


2.5.2 基于分布式算法的結(jié)構(gòu)
基于分布式算法的濾波器主要有3種結(jié)構(gòu)類型。
(1)第一種結(jié)構(gòu)為串行分布式結(jié)構(gòu)。串行分布式FIR濾波器的原理為,首先用所有N個(gè)輸入量的最低位對DA查找表進(jìn)行尋址查值,得到一個(gè)部分積,將部分積右移一位即相當(dāng)于除以2后放到寄存器中暫存。同時(shí),N個(gè)輸入量的次低位開始對DA查找表進(jìn)行尋址查值,得到另一個(gè)部分積,把該部分積與上一個(gè)儲存在寄存器中的值進(jìn)行相加,相加后的值再右移一位放到寄存器中。以此重復(fù)循環(huán)累加,直到所有位數(shù)都尋址完
成,注意最高位尋址后的部分積是相減,最后所得到的值就是所需要的結(jié)果。
當(dāng)N過大,即FIR濾波器的濾波階數(shù)很高時(shí),采用一個(gè)查找表來實(shí)現(xiàn)將使得存儲查找表的ROM變得十分龐大。為此可采用部分表結(jié)構(gòu),即將查找表劃分為多個(gè)部分,N個(gè)輸入量的同一位對應(yīng)不同的部分表尋址。圖6所示即為基于4輸入部分表結(jié)構(gòu)的串行DA結(jié)構(gòu)。



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉