IC設計中Accellera先進庫格式語言與EDA工具的結合

先進庫格式(ALF)是一種提供了庫元件、技術規(guī)則和互連模型的建模語言，不同抽象等級的ALF模型能被EDA同時用于IC規(guī)劃、原型制作、實現、分析、優(yōu)化和驗證等應用中。本文在介紹ALF概念的基礎上，詳細討論了使用ALF時庫元件與IC的設計流程，同時還介紹了IC分層實現與原型制作的方法。

在IC設計中，常常會發(fā)現半導體性能與得到的設計結果之間存在差距，這些差距最終要靠新一代EDA工具來彌合。一般說來，要想消除差距就必須將以前孤立的設計任務集成到一起，或者將以前零散的設計方案進行統(tǒng)一。

例如過去在設計和測試之間就存在隔閡，現在用可測性設計的概念可加以解決，在綜合和布局之間的矛盾最近也有了物理綜合概念方案，下一個計劃目標是針對設計和掩膜生成之間的問題，希望能用可制造性設計的概念解決。

然而在庫的創(chuàng)建和具體設計之間依然還存在矛盾，就像數據總在前后端設計之間傳來傳去類似，帶有預定義建模概念的庫也是在供應商和用戶之間倒來倒去。

庫元件由供應商進行定義，建模概念則是EDA應用所要求的，設計人員沒有選擇，有什么庫元件就只能用什么，不可能去深入理解更不用說修改了，庫的內容可能會超出所選EDA工具處理的范圍。隨著設計復雜性、性能和費用不斷增加，預定義庫的概念也很成問題，例如在設計項目開始時，用戶可能會在用于某種特定技術的庫實際出現以前，就希望能了解用該技術實現設計是否有意義。

在設計實現過程中，用戶需要創(chuàng)建一些模塊作為可重復使用的庫元件，結束時如果可用庫元件(如具有正確驅動能力的單元)不多，用戶將只需做很少的布局優(yōu)化就能滿足性能目標。在設計過程中任何時候，用戶都可能要按不同程度的抽象和精度對時序、功率、電氣性能、擁塞、路由性能及其它設計特性進行評估。

Accellera ALF是一個新完成的IEEE標準，其設計可使用戶對庫及設計流程中的應用有更強的控制和影響能力。ALF不像傳統(tǒng)庫格式那樣僅僅是一個數據信息庫，它是一種智能型自擴展建模語言，可對庫元素的功能、電氣和物理模型，包括技術規(guī)則、單元、構建模塊和互連等提供語義支持。

ALF支持完整的RTL到功能、ASIC和SoC技術庫電氣性能與布局視圖的GDSII描述，適合從單元到復雜的分層設計模塊。ALF是一個經生產驗證的標準，得到先進半導體供應商和用于0.13μm及更小工藝技術的下一代EDA工具的支持。

ALF的抽象范圍可用于行為、RTL、門級和布局，它不是憑空開發(fā)的，而是現有庫格式的超集，很容易從現有格式轉換過來。ALF的結構原理非常簡單很容易掌握，它主要關注內容而不是格式細節(jié)和各種限制。

從應用的觀點看，語言元素可和建模域聯系起來，它可以是功能域、電氣域或物理域。但ALF描述功能主要來自與域無關的語言元素，如模板(用于重復使用庫描述)和算術模型(用于數學描述量的計算)。

庫元件創(chuàng)建和描述

ALF可用來指定一個庫元素如單元所需的功能和描述，單元規(guī)格包括單元名稱和終端(即引腳)與單元所執(zhí)行功能的形式描述，形式描述可以在VHDL或Verilog等語言中生成硬件描述語言(HDL)仿真模型。

可生成多種HDL模型用于不同的目的，這里的不同根據用戶對模型風格的愛好而不是由單元功能來決定。例如某個模型可以用一種粗略的方式處理未知邏輯狀態(tài)，以便快速仿真，而另一個模型則可用非常具體的方式處理未知邏輯狀態(tài)，這樣仿真就要慢一些，但更精確。ALF模型可作為公共參考，用于所有這些HDL模型。

單元的物理布局以GDSII格式表示，SPICE格式的晶體管級網表可從物理層中提取，這樣的晶體管網表中包括了寄生電氣分量?；蛘咴O計人員也可用手工或EDA工具創(chuàng)建晶體管網表，將ALF描述的功能規(guī)范映射到晶體管網表中。這種網表的精度要低于從布局中提取，但對制作原型庫還是有用的。

晶體管網表和各鐘HDL模型都能和ALF描述的功能規(guī)范進行比較，更重要的是，晶體管網表還能用來描述單元的性能，以便通過運行SPICE仿真來測量時序、功率、噪聲和其它電氣特性。

SPICE仿真由描述工具進行控制，該工具從ALF表示的規(guī)范中推斷出相關信息，只要這個信息與單元本身的功能相關，例如需要描述的時序曲線可在ALF中表示，也可從ALF中推出。描述工具的輸出是庫單元模型，帶有特性數據，同時也在ALF中表示，另外也可用庫編輯器將所有庫單元模型組合成一個二進制文件，作為EDA應用工具的數據準備。

IC實現與性能分析

ALF庫可用在以單元作為構建模塊的IC實現流程中(圖1)。在該流程里，RTL設計描述通過RTL綜合工具轉換成網表，網表含有單元示例，這里稱為門而不是晶體管，它使用ALF庫尋找將RTL描述映射到含有單元示例網表所需的庫元件。ALF單元模型不會描述單元中的晶體管。

等價檢查工具將RTL設計描述與網表進行比較，以確定RTL到網表的轉換是否正確，它可用與RTL綜合工具相同的ALF庫。同樣，HDL模擬工具(圖1中沒有顯示)也能用來確定RTL設計描述和網表行為在響應給定激勵時是否與預期的一樣，該模擬工具可使用ALF模型或從ALF模型提取出來的HDL模型。

圖1的流程已經進行了簡化，像數據通路結構創(chuàng)建、與可測性設計(DFT)有關的結構創(chuàng)建以及特殊掃描插入等特殊網表轉換沒有顯示在圖中，ALF單元模型含有與這些應用有關的信息。