基于FPGA的HD-SDI下變換的研究與設(shè)計(jì)

作者：時(shí)間：2010-12-15 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

2．3 標(biāo)清SDI并行信號(hào)構(gòu)造處理
標(biāo)清SDI并行構(gòu)造模塊主要是提取標(biāo)清圖像所要的標(biāo)清像素點(diǎn)的YC數(shù)據(jù)，并把數(shù)據(jù)構(gòu)造成滿足標(biāo)清SDI并行分量信號(hào)所要求的格式輸出。其處理過(guò)程是根據(jù)傳輸標(biāo)清數(shù)據(jù)所要的27 MHz時(shí)鐘來(lái)構(gòu)造標(biāo)清分量信號(hào)中的視頻定時(shí)基準(zhǔn)碼(有效視頻開(kāi)始SAV和有效視頻結(jié)束EAV)、行消隱數(shù)據(jù)、場(chǎng)消隱數(shù)據(jù)。處理過(guò)程的流程圖，如圖5所示。

標(biāo)清SDI并行信號(hào)構(gòu)造處理的邏輯分析儀實(shí)時(shí)采樣圖如圖6所示。由圖6可以看出Y_in和C_in為高清視頻輸入的并行數(shù)據(jù)經(jīng)下變換處理后變成標(biāo)清視視頻并行數(shù)據(jù)q1(3FF、000、000、200為第一場(chǎng)有效視頻的起始SAV，154 h和131 h為有效像素點(diǎn))。圖中l(wèi)ine=24為標(biāo)視頻的第一場(chǎng)中的有效行，data_in為標(biāo)清構(gòu)造模塊從YC緩存RAM由相應(yīng)讀地址addre獲得的有效像素的數(shù)據(jù)。

3 驗(yàn)證
本設(shè)計(jì)通過(guò)基于Altera CycloneⅢ系列FPGA芯片EP3C25Q240實(shí)驗(yàn)平臺(tái)的驗(yàn)證。整個(gè)實(shí)驗(yàn)驗(yàn)證平臺(tái)結(jié)構(gòu)如圖7所示，視頻信號(hào)處理流程簡(jiǎn)要如下：我國(guó)高清標(biāo)準(zhǔn)HD- SDI信號(hào)經(jīng)過(guò)串并轉(zhuǎn)換芯片變成符合文中設(shè)計(jì)所要的10 bit的Y分量和10 bit的C分量，高清分量信號(hào)進(jìn)入FPGA進(jìn)行下變換處理后變成10 bit的時(shí)分復(fù)用YC的標(biāo)清視頻分量信號(hào)，標(biāo)清視頻分量信號(hào)再串化為SD-SDI信號(hào)送給視頻DA板變成普通模擬CVBS視頻信號(hào)給電視機(jī)顯示。通過(guò) QuanusⅡ自帶的嵌入式邏輯分析儀觀察FPGA中的處理數(shù)據(jù)，數(shù)據(jù)符合要求，CVBS視頻信號(hào)送給電視機(jī)顯示，圖像滿屏顯示，比較清晰且無(wú)抖動(dòng)。

4 結(jié)束語(yǔ)
本設(shè)計(jì)是針對(duì)演播室內(nèi)的HD-SDI信號(hào)進(jìn)行的下變換，直接對(duì)圖像信號(hào)中的有效像素進(jìn)行處理，將1 920×1 080(HDTV)視頻SDI流轉(zhuǎn)換為720×576(SDTV)視頻SDI流，經(jīng)過(guò)上述驗(yàn)證得出：此下變換設(shè)計(jì)沒(méi)有丟失圖像信號(hào)，只是降低了圖像清晰度，且實(shí)現(xiàn)簡(jiǎn)單，成本較小，易于在工程中實(shí)現(xiàn)。對(duì)于規(guī)模較小的地方數(shù)字電視臺(tái)實(shí)現(xiàn)了高清節(jié)目共享，合理地利用了信道資源，節(jié)約了擴(kuò)建高清設(shè)備的成本。