新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > MAX1032結(jié)合CPLD的應(yīng)用

MAX1032結(jié)合CPLD的應(yīng)用

作者: 時間:2010-11-11 來源:網(wǎng)絡(luò) 收藏

本文引用地址:http://www.butianyuan.cn/article/191480.htm



圖7所示是Moddsim仿真的讀取的采樣結(jié)果并將其存入寄存器DOUT_P_buf的仿真圖。由圖可見,在啟動采樣后的第16個SCLK的下跳沿,輸出14位串行采樣結(jié)果,將其存入內(nèi)部寄存器中以待系統(tǒng)讀取。一般在下一次采樣之前,需要將復(fù)位來清除上一次采樣的數(shù)據(jù)。由于外部時鐘模式下的SSTRB始終為低,故本例沒有對該信號進行處理。



5 結(jié)束語
本文介紹了利用CPLD控制進行采樣的實現(xiàn)方法,包括CPLD的內(nèi)部邏輯設(shè)計和對采樣信號的處理等。實驗證明,該方法能夠適用
需要使用CPLD控制外圍電路的場合。


上一頁 1 2 3 4 下一頁

關(guān)鍵詞: 1032 CPLD MAX

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉