不斷演進(jìn)的無源光網(wǎng)絡(luò)(PON)需要FPGA設(shè)計的靈活性支
加入技術(shù)交流群
設(shè)計復(fù)雜性使成本問題更加嚴(yán)重。PON OLT和ONT拓?fù)浣Y(jié)構(gòu)是一個共享的媒體架構(gòu)，這為系統(tǒng)OEM設(shè)計師提出了挑戰(zhàn)。由于PON標(biāo)準(zhǔn)中采用了TDM技術(shù)，因此OLT和各個ONT之間的交互非常復(fù)雜。TDM用來共享不同駐地間的容量。早期的PON標(biāo)準(zhǔn)使用靜態(tài)TDM，因此每個駐地接收相同的容量。
但是，最新的PON標(biāo)準(zhǔn)要求能夠根據(jù)駐地的需求變化，為不同的駐地動態(tài)分配容量。這種動態(tài)帶寬分配(DBA)功能需要利用ONT和OLT之間傳送的信令通知OLT每個ONT所需的容量。OLT也需要將分配的容量通知給每個ONT。該協(xié)議基于從ONT到OLT的請求消息。OLT確定最佳的容量分配，并用確認(rèn)消息予以響應(yīng)。
另外，與較簡單的點對點以太網(wǎng)端口不同的是，由于存在動態(tài)TDM要求，PON端口是一種更復(fù)雜的P2MP。因此OLT端口必須在多個ONT駐地之間進(jìn)行連續(xù)切換。每個ONT分配得到32或64個可用時隙中的一個與OLT進(jìn)行交互通信。OLT必須快速且連續(xù)地依次鎖定到每個ONT數(shù)據(jù)流上，用的是眾所周知的突發(fā)模式。為了支持這一極快的鎖定方案，需要一個高度專用的媒體訪問控制器(MAC)、串行/解串器(SerDes)以及時鐘和數(shù)據(jù)恢復(fù)(CDR)功能。為了協(xié)調(diào)對每個ONT的訪問，PON MAC尤其重要。本文引用地址：http://butianyuan.cn/article/191611.htm
圖1：DSL和PON拓?fù)涔泊妗?br />
基于FPGA的設(shè)計
針對上述背景，系統(tǒng)級OEM廠商在實現(xiàn)低成本和高效的OLT設(shè)計方面可選擇性很少。一種方法是選用ASIC技術(shù)。但這種方法的投資成本極高。由于一些原因，ASSP也無法較好地實現(xiàn)。ASSP在支持PON演進(jìn)需求方面的靈活性有限，缺乏設(shè)計可擴(kuò)展性，并且功耗隨著時鐘速率的升高而升高。ASSP在提供可競爭的差異化產(chǎn)品方面的能力也很有限，還面臨著器件停產(chǎn)的風(fēng)險。另外，擁有成本也越來越高，上市時間較長。
然而，FPGA卻能為OLT的設(shè)計提供低成本高效率的開發(fā)平臺。當(dāng)設(shè)計無縫移植到結(jié)構(gòu)化ASIC進(jìn)行大批量生產(chǎn)時成本還能進(jìn)一步降低。這種方法由于省去了大型且耗時的ASIC開發(fā)，系統(tǒng)OEM廠商可以省去較大的成本，并縮短上市時間。
像Stratix這類FPGA器件，能夠為實現(xiàn)和集成主要的OLT線路卡功能(見圖2)提供所需的高性能邏輯。而且，F(xiàn)PGA也是用于實現(xiàn)CO OLT或者ONT用戶駐地端EPON和GPON MAC的可選技術(shù)。另外，可以在一片F(xiàn)PGA中集成PHY和MAC，從而在一個芯片上實現(xiàn)虛擬線路卡。FPGA中先進(jìn)的高效率內(nèi)核矩陣基于的是被稱為自適應(yīng)邏輯模塊(ALM)的創(chuàng)新邏輯單元。
圖2：OLT線路卡采用的分布式與集中式架構(gòu)的比較
評論