基于FPGA的圖像裁剪電路的設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文提出了一種基于FPGA的圖像裁剪電路的設(shè)計(jì)方法，利用像素的抽取改變圖像的分辨率，從而達(dá)到圖像裁剪的效果。與傳統(tǒng)的方法相比，這種方法簡單易行，開發(fā)成本低，圖像的清晰度能滿足一定的要求。此方法數(shù)據(jù)處理速度快，尤其適用于動態(tài)圖像的處理。
關(guān)鍵詞：現(xiàn)場可編程門陣列：圖像裁剪；分辨率

0 概述
圖像處理電路是信息控制系統(tǒng)中必不可少的環(huán)節(jié)，廣泛應(yīng)用于生產(chǎn)生活中，如住宅小區(qū)的安全監(jiān)控系統(tǒng)、生產(chǎn)線的質(zhì)量監(jiān)控系統(tǒng)、電視機(jī)的機(jī)頂盒等，因此圖像的處理電路的開發(fā)受到了人們的重視。裁剪壓縮是圖像處理技術(shù)中一個(gè)重要的內(nèi)容，傳統(tǒng)的方法往往采用DSP芯片或插值算法來實(shí)現(xiàn)圖像的裁剪壓縮功能，這種方法存在電路設(shè)計(jì)復(fù)雜、開發(fā)成本高的問題。本文提出了一種基于FPGA的設(shè)計(jì)方法，利用像素的抽取改變圖像的分辨率，從而達(dá)到圖像裁剪的效果。這種設(shè)計(jì)方法簡單易行，圖像的清晰度能滿足一定的要求。特別是由于不需要數(shù)學(xué)運(yùn)算，所以此方法數(shù)據(jù)處理速度快，尤其適用于一般要求的動態(tài)圖像的處理。

1 電路設(shè)計(jì)方案
本設(shè)計(jì)是一個(gè)基于FPGA的數(shù)字圖像的裁剪電路，電路框圖如圖1所示。其中FPGA中包含了三個(gè)功能模塊電路的設(shè)計(jì)：

(1)SDRAM的控制模塊：預(yù)處理的圖像存在SDRAM存儲器中，通過SDRAM的控制模塊，將圖像信息讀出并進(jìn)行相應(yīng)的處理，提供給下一個(gè)電路模塊使用。
(2)圖像裁剪電路：包括像素的抽取和緩存電路，采用改變圖像分辨率的方法，將有效的像素提取出來提供給顯示電路，使圖像進(jìn)行4：3或2：3等多比例變化，以達(dá)到不同的視覺效果。
(3)顯示控制電路：根據(jù)VGA顯示屏的特點(diǎn)，產(chǎn)生時(shí)序驅(qū)動信號控制圖像數(shù)據(jù)顯示。