理解FPGA 中的壓穩(wěn)態(tài)

理解FPGA 中的壓穩(wěn)態(tài)

本白皮書介紹FPGA 中的壓穩(wěn)態(tài)，為什么會出現(xiàn)這一現(xiàn)象，它是怎樣導(dǎo)致設(shè)計失敗的。介紹怎樣計算壓穩(wěn)態(tài)MTBF，重點是對結(jié)果造成影響的各種器件和設(shè)計參數(shù)。
引言
當(dāng)信號在不相關(guān)或者異步時鐘域之間傳送時，會出現(xiàn)壓穩(wěn)態(tài)，它是導(dǎo)致包括FPGA 在內(nèi)的數(shù)字器件系統(tǒng)失敗的一種現(xiàn)象。本白皮書介紹FPGA 中的壓穩(wěn)態(tài)，解釋為什么會出現(xiàn)這一現(xiàn)象，討論它是怎樣導(dǎo)致設(shè)計失敗的。
通過計算壓穩(wěn)態(tài)導(dǎo)致的平均故障間隔時間(MTBF)，設(shè)計人員知道是否應(yīng)采取措施來降低這類失敗的概率。
本白皮書解釋怎樣利用各種設(shè)計和器件參數(shù)來計算MTBF， FPGA 供應(yīng)商和設(shè)計人員怎樣提高M(jìn)TBF。可以通過設(shè)計方法和優(yōu)化措施來降低出現(xiàn)壓穩(wěn)態(tài)失敗的概率，從而提高系統(tǒng)可靠性。
什么是壓穩(wěn)態(tài)?
FPGA 等數(shù)字器件中的所有寄存器都有確定的信號時序要求，使每一個寄存器能夠正確的采集輸入數(shù)據(jù)，產(chǎn)生輸出信號。為保證能夠可靠的工作，寄存器輸入必須在時鐘沿之前穩(wěn)定一段時間( 寄存器建立時間，即tSU)，在時鐘沿之后也要保持穩(wěn)定一段時間( 寄存器保持時間，即tH)。一定的時鐘至輸出延時 (tCO) 之后，寄存器輸出有效。如果信號轉(zhuǎn)換不能滿足寄存器的tSU 或者tH 要求，寄存器輸出就有可能進(jìn)入壓穩(wěn)態(tài)。在壓穩(wěn)態(tài)中，寄存器輸出在高電平和低電平狀態(tài)之間徘徊一段時間，這意味著，輸出延時超出設(shè)定的tCO 之后才能轉(zhuǎn)換到確定的高電平或者低電平狀態(tài)。
在同步系統(tǒng)中，輸入信號必須滿足寄存器時序要求，因此，不會出現(xiàn)壓穩(wěn)態(tài)。信號在不相關(guān)或者異步時鐘域電路之間傳輸時，一般會出現(xiàn)壓穩(wěn)態(tài)問題。在這種情況下，由于信號可能在相對于目的時鐘的任意時間到達(dá)，因此，設(shè)計人員不能保證信號能夠滿足tSU 和tH 要求。然而，并不是所有不能滿足寄存器tSU 或者tH的信號轉(zhuǎn)換都導(dǎo)致壓穩(wěn)態(tài)輸出。寄存器是否會進(jìn)入壓穩(wěn)態(tài)以及返回穩(wěn)定狀態(tài)所需要的時間與器件制造工藝以及實際工作條件有關(guān)。在大部分情況下，寄存器會很快返回穩(wěn)定狀態(tài)。
可以把寄存器在時鐘邊沿采樣數(shù)據(jù)信號形象的看成是球從山上滾落下來，如圖1 所示。山的兩邊代表穩(wěn)定狀態(tài)――信號轉(zhuǎn)換之后，信號的老數(shù)據(jù)和新數(shù)據(jù)，山頂代表壓穩(wěn)態(tài)。如果球從山頂滾落，它會處于不確定狀態(tài)，實際中，它稍偏向一側(cè)，然后，落到山下。從山頂開始，越到山腳，球到達(dá)底部穩(wěn)定狀態(tài)的速度越快。
如果數(shù)據(jù)信號在時鐘沿之后以最小的 tH 轉(zhuǎn)換，這就類似球從山的“老數(shù)據(jù)值”一側(cè)落下，輸出信號保持在該時鐘轉(zhuǎn)換的最初值不變。當(dāng)寄存器數(shù)據(jù)輸入在時鐘沿之前以最小 tSU 轉(zhuǎn)換，保持時間大于最小 tH，這就類似球從山的“新數(shù)據(jù)值”一側(cè)落下，輸出信號很快達(dá)到穩(wěn)定的新狀態(tài)，滿足確定的tCO 時間要求。但是，當(dāng)寄存器數(shù)據(jù)輸入不能滿足tSU 或者 tH, 時，這就類似于球從山頂落下。如果球落在山頂附近，那么，它會花很長時間才能落到山腳，增加了時鐘轉(zhuǎn)換到穩(wěn)定輸出的延時，超出了要求的tCO。
理解FPGA 中的壓穩(wěn)態(tài)Altera 公司
2

圖 1. 利用球從山上落下描述壓穩(wěn)態(tài)
圖2 描述了壓穩(wěn)態(tài)信號。時鐘信號轉(zhuǎn)換時，輸入信號從低電平狀態(tài)轉(zhuǎn)換到高電平狀態(tài)，不能滿足寄存器的tSU 要求。數(shù)據(jù)輸出信號從低電平狀態(tài)開始，進(jìn)入壓穩(wěn)態(tài)，在高電平和低電平狀態(tài)之間徘徊。信號輸出A 轉(zhuǎn)換到輸入數(shù)據(jù)的新邏輯1 狀態(tài)，輸出B 返回到數(shù)據(jù)輸入最初的邏輯0 狀態(tài)。在這兩種情況下，輸出轉(zhuǎn)換到確定的1 或者0 狀態(tài)的時間被延遲了，超出了寄存器要求的tCO。

圖 2. 壓穩(wěn)態(tài)輸出信號實例
壓穩(wěn)態(tài)什么時候會導(dǎo)致設(shè)計失敗?
如果數(shù)據(jù)輸出信號在寄存器下次采集數(shù)據(jù)之前，轉(zhuǎn)換到有效狀態(tài)，那么，壓穩(wěn)態(tài)信號不會對系統(tǒng)工作有不利影響。但是，如果壓穩(wěn)態(tài)信號不能在它到達(dá)下一設(shè)計寄存器之前轉(zhuǎn)換到低電平或者高電平狀態(tài)，那就會導(dǎo)致系統(tǒng)失敗。繼續(xù)山和球的形象解釋，當(dāng)球到達(dá)山腳( 穩(wěn)定邏輯狀態(tài)0 或者1) 的時間超出分配的時間后，即，寄存器tCO 加上寄存器通路所有時序余量的時間，就會出現(xiàn)失敗。當(dāng)壓穩(wěn)態(tài)信號沒有在分配的時間內(nèi)穩(wěn)定下來時，如果目的邏輯觀察到不一致的邏輯狀態(tài)，即，不同的目的寄存器采集到不同的壓穩(wěn)態(tài)信號值，出現(xiàn)邏輯失敗。
同步寄存器
當(dāng)信號在不相關(guān)或者異步時鐘域電路之間傳送時，在使用該信號之前，需要將信號同步到新的時鐘域。新鐘域中第一個寄存器起到了同步寄存器的作用。