在40G/100G 應(yīng)用中使用10-Gbps收發(fā)器

本白皮書介紹向100G 接口過渡的關(guān)鍵推動(dòng)力量，以及怎樣利用FPGA 特有的功能來實(shí)現(xiàn)這一高速接口。數(shù)據(jù)中心以及核心網(wǎng)系統(tǒng)中新出現(xiàn)的40GbE 和100GbE 標(biāo)準(zhǔn)主要依靠FPGA 來鏈接本系統(tǒng)和其他協(xié)議的基礎(chǔ)設(shè)備。Stratix IV 器件提供的資源是前所未有的，例如邏輯、片內(nèi)存儲(chǔ)器和DSP 模塊等，是唯一支持需要10G 收發(fā)器數(shù)據(jù)速率40G/100G 設(shè)計(jì)的FPGA 系列，其優(yōu)異的低抖動(dòng)性能滿足了高速設(shè)計(jì)的需求。
引言
隨著技術(shù)的進(jìn)步，最新一代FPGA 提高了帶寬，收發(fā)器數(shù)量越來越多，可以在單個(gè)器件中實(shí)現(xiàn)多種協(xié)議標(biāo)準(zhǔn)。FPGA 能夠滿足高速數(shù)據(jù)速率和帶寬要求，新的目標(biāo)市場(chǎng)定位在電信設(shè)備生產(chǎn)商上，這些生產(chǎn)商主要為40G 和100G 以太網(wǎng)(GbE) 開發(fā)新一代橋接應(yīng)用和交換解決方案。
本白皮書介紹向100G 接口過渡的關(guān)鍵推動(dòng)力量，以及怎樣利用FPGA 特有的功能來實(shí)現(xiàn)這一高速接口。該協(xié)議的標(biāo)準(zhǔn)化進(jìn)展對(duì)于其實(shí)現(xiàn)非常重要，使其最終能夠降低關(guān)鍵昂貴元件的成本，以高性價(jià)比方式實(shí)現(xiàn)量產(chǎn)。符合公共接口標(biāo)準(zhǔn)有助于簡(jiǎn)化體系結(jié)構(gòu)和器件工作。以太網(wǎng)10/100/1000 Mbps 和10 Gbps 接口定義已經(jīng)完善，目前的標(biāo)準(zhǔn)處于10 Gbps 以上接口的起草階段。
數(shù)據(jù)中心以及核心網(wǎng)系統(tǒng)中新出現(xiàn)的40GbE 和100GbE 標(biāo)準(zhǔn)主要依靠FPGA 來鏈接本系統(tǒng)和其他協(xié)議的基礎(chǔ)設(shè)備( 這包括光纖通道、Infiniband 和SONET 等橋接和數(shù)據(jù)匯集等應(yīng)用)。LAN 速率提高到千兆位，性價(jià)比最好的網(wǎng)絡(luò)采用以太網(wǎng)作為主要的數(shù)據(jù)鏈路協(xié)議，具體實(shí)現(xiàn)由ASSP 和FPGA 完成。但是，當(dāng)LAN、SAN 和MAN 速率超過10G 之后，高性價(jià)比的網(wǎng)絡(luò)采用了多種數(shù)據(jù)鏈路協(xié)議，必須使用多種ASSP，或者
FPGA 作為橋接器件來提供高性價(jià)比解決方案。
滿足40G/100G 需求
FPGA 經(jīng)歷了幾個(gè)工藝代的發(fā)展，滿足了40/100G 的需求，如圖1 所示。在130-nm 工藝節(jié)點(diǎn)，F(xiàn)PGA 僅支持3.125 Gbps，而現(xiàn)在的40-nm 工藝節(jié)點(diǎn)能夠支持10 Gbps 以上的數(shù)據(jù)速率。

圖1. 工藝節(jié)點(diǎn)代
在40G/100G 應(yīng)用中使用10-Gbps 收發(fā)器Altera 公司
2
Altera® Stratix® IV GX FPGA有32個(gè)嵌入式收發(fā)器，支持600 Mbps到8.5 Gbps的數(shù)據(jù)速率，另外16個(gè)收發(fā)器支持600 Mbps 到6.5 Gbps 的數(shù)據(jù)速率( 總共48 個(gè)速率達(dá)到6.5 Gbps 的收發(fā)器)。收發(fā)器包括物理編碼子層(PCS) 和物理介質(zhì)附加子層(PMA)，這兩個(gè)子層使Stratix IV FPGA 能夠?qū)崿F(xiàn)標(biāo)準(zhǔn)和專用協(xié)議。圖2 所示為Stratix IV GX 收發(fā)器模塊結(jié)構(gòu)圖。

圖2. Stratix IV GX 收發(fā)器模塊
從一個(gè)工藝代發(fā)展到下一工藝代， FPGA 密度幾乎加倍，過渡到更小的工藝尺寸能夠大大提高芯片中的系統(tǒng)集成度。增強(qiáng)FPGA 的功能雖然很重要，但更重要的是以更低的功耗實(shí)現(xiàn)最前沿的系統(tǒng)性能。Stratix IVFPGA采用了成熟可靠的工藝以及可編程功耗技術(shù)和動(dòng)態(tài)片內(nèi)匹配等體系結(jié)構(gòu)創(chuàng)新技術(shù)來降低40G和100G應(yīng)用的系統(tǒng)功耗，同時(shí)支持較高的系統(tǒng)帶寬。

PMA 是一種嵌入式宏，專門用于接收和發(fā)送片外高速串行數(shù)據(jù)流。PMA 通道包括全雙工通路( 發(fā)送和接收)，帶有I/O 緩沖、可編程輸出電壓、預(yù)加重和均衡、時(shí)鐘數(shù)據(jù)恢復(fù)(CDR) 和串化器/ 解串器(SERDES) 等模塊。表1 列出了Stratix IV GX FPGA 每個(gè)通道的收發(fā)器功耗。
Stratix IV GX 收發(fā)器采用了先進(jìn)的電源穩(wěn)壓和濾波技術(shù)，以降低發(fā)射器抖動(dòng)，提高接收器抖動(dòng)容限。因此，在實(shí)際系統(tǒng)鏈路中，收發(fā)器表現(xiàn)出優(yōu)異的誤碼率(BER) 性能。發(fā)送和接收鎖相環(huán)(PLL) 片內(nèi)穩(wěn)壓器、敏感模擬電路的仔細(xì)隔離以及大量使用管芯和封裝去耦合電容，都有助于為收發(fā)器提供可靠的電源分配方案，同時(shí)為模擬電路提供非常干凈的電源。圖3 顯示了發(fā)射器在6.25 Gbps、8.5 Gbps 和10 Gbps 工作時(shí)的眼圖。
表1. 每個(gè)通道的收發(fā)器功耗( 僅PMA)
數(shù)據(jù)速率(Gbps) 40-nm 收發(fā)器功耗(mW)

3
圖3. 發(fā)射器在6.25 Gbps （左側(cè)）、8.5 Gbps( 中間) 和10 Gbps( 右側(cè)) 時(shí)的“眼圖”對(duì)100 Gbps 的需求網(wǎng)絡(luò)帶寬快速增長(zhǎng)的主要?jiǎng)恿碜詘DSL、FTTx、WiMAX 和3G/4G 平臺(tái)越來越多的寬帶用戶。IPTV、VoIP 和在線游戲等網(wǎng)絡(luò)帶寬應(yīng)用，以及大量的在線用戶訪問視頻點(diǎn)播網(wǎng)站，也影響了對(duì)更大帶寬的需求。

今天，固網(wǎng)運(yùn)營商以及電纜經(jīng)營商的專網(wǎng)同時(shí)存在，他們通過互聯(lián)網(wǎng)提供廣播和按需點(diǎn)播節(jié)目，以及機(jī)頂盒視頻節(jié)目。這類服務(wù)網(wǎng)絡(luò)基于IP 技術(shù)，與節(jié)目?jī)?nèi)容來源和交付機(jī)制無關(guān)，在傳送網(wǎng)的核心部分有巨大的帶寬要求。