選擇合適的FPGA千兆位收發(fā)器至關(guān)重要

第一代和第二代PCI Express
PCI Express協(xié)議應(yīng)用于物理層、數(shù)據(jù)鏈路層和事務(wù)處理層。由于這種標(biāo)準(zhǔn)非常通用，因此新興串行協(xié)議往往尋求在電氣規(guī)范方面與其兼容或類似，據(jù)此，ASSP和其他PHY器件廠商就能重用精心測(cè)試的IP產(chǎn)品了。賽靈思通過自身及其AllianceCORE合作伙伴在集成式硬IP模塊和軟IP中實(shí)施了第一代和第二代PCI Express協(xié)議。

串行RapidIO
雖然串行RapidIO協(xié)議與PCI Express一樣也應(yīng)用于三個(gè)層中，但卻分別為物理層、邏輯層和傳輸層。由于 RapidIO和XAUI的應(yīng)用目標(biāo)類似，串行RapidIO設(shè)計(jì)人員因而能重用其現(xiàn)有的XAUI電氣設(shè)計(jì)方案。賽靈思GT向?qū)Э赏ㄟ^串行RapidIO模板支持串行RapidIO PHY。

三速SDI視頻
三速SDI視頻參考設(shè)計(jì)是基于SMPTE標(biāo)準(zhǔn)之上的。與高速串行收發(fā)器的物理連接是通過差動(dòng)CML驅(qū)動(dòng)外部線纜驅(qū)動(dòng)器（用于傳輸）或外部適應(yīng)性接收均衡器來實(shí)現(xiàn)的。各標(biāo)準(zhǔn)間常用的串行化協(xié)議非常具體，設(shè)計(jì)時(shí)采用的是FPGA結(jié)構(gòu)。該協(xié)議需要較多的AC耦合電容進(jìn)行大量的1和0運(yùn)算。

賽靈思三模以太網(wǎng)
三模以太網(wǎng)MAC是賽靈思實(shí)施10/100/1Gb以太網(wǎng)協(xié)議的一種標(biāo)準(zhǔn)。賽靈思提供TEMAC LogiCORE（軟IP）和用于集成模塊的三模以太網(wǎng)封裝（硬IP）。就軟IP而言，1000BASE-X PCS/PMA或SGMII LogiCORE可實(shí)現(xiàn)無縫連接。SGMII是支持10/100/1G操作的串行連接標(biāo)準(zhǔn)。

TEMAC封裝即硬TEMAC子塊和GT I/O塊中通常采用的HDL 封裝（1000BASE-X/SGMII已經(jīng)集成于TEMAC）。具體實(shí)施細(xì)節(jié)請(qǐng)查閱以太網(wǎng)LogiCORE文檔資料。

GT向?qū)еС植捎肎igE (SGMII/1000Base-X)模板的三模以太網(wǎng)協(xié)議。

總而言之，業(yè)界標(biāo)準(zhǔn)協(xié)議日新月異，差不多每年都會(huì)出現(xiàn)一兩種新標(biāo)準(zhǔn)。因此就這點(diǎn)而言，其術(shù)語和基礎(chǔ)技術(shù)的復(fù)雜程度堪比稅法。而對(duì)給定協(xié)議的物理層方案了解得越詳細(xì)，就越易于確定所要使用的極佳高速串行收發(fā)器向?qū)f(xié)議，從而為設(shè)計(jì)項(xiàng)目開創(chuàng)一個(gè)良好的局面。