基于FPGA的正交數(shù)字混頻器中數(shù)控振蕩器的設(shè)計與實

要CORDIC(COordination Rotation DIgital Computer)算法實現(xiàn)正交數(shù)字混頻器中的數(shù)控振蕩器的方法。首先推導(dǎo)了算法產(chǎn)生正余弦信號的實現(xiàn)過程,然后給出了在中設(shè)計數(shù)控振蕩器的頂層電路結(jié)構(gòu),并根據(jù)算法特點在設(shè)計中引入流水線結(jié)構(gòu)設(shè)計。

CORDIC算法;

/余弦信號正交特性好等特點。而且的相位、幅度均已數(shù)字化,可以直接進行高精度的數(shù)字調(diào)制解調(diào)。隨著數(shù)字通信技術(shù)的發(fā)展,傳送的數(shù)據(jù)速率越來越高。如何得到一個可數(shù)控的高頻載波信號是實現(xiàn)高速數(shù)字通信系統(tǒng)必須解決的問題。本文將介紹如何在中實現(xiàn)高速正交數(shù)字混頻器中的數(shù)控振蕩器設(shè)計。

1NCO的頂層電路結(jié)構(gòu)

2CORDIC迭代算法的流水線結(jié)構(gòu)

3NCO的部分仿真時序圖

, 傳統(tǒng)做法是采用查表法,即事先根據(jù)各個正余弦波相位計算好相位的正余弦值,并按相位角度作為地址在存儲器中對其進行尋址,構(gòu)成一個幅度相位轉(zhuǎn)換電路即波形存儲器,通過該轉(zhuǎn)換電路進行查表獲得正余弦信號樣本。為了提高數(shù)控振蕩器的頻率分辨率,往往需要擴大波形存儲器的容量,造成存儲資源的大量消耗。而且,如果需要外掛來存儲波形,由于受到讀取速度的影響,數(shù)控振蕩器的輸出速率必然受到制約。因此,當(dāng)設(shè)計高速、高精度的數(shù)控振蕩器時,查表法就不適合采用

/余弦樣本?；谑噶啃D(zhuǎn)的算法正好滿足了這一需求該算法有線性的收斂域和序列的特性,只要迭代次數(shù)足夠,即可保證結(jié)果有足夠的精度。統(tǒng)一的形式的基本原理是,初始向量1(x,y)旋轉(zhuǎn)角度V(x,y):

2=xcos1sin

2=ycos1sin (1)

2=(x-ytancos

2=(y+xtancos

2的整數(shù)次冪,即：-i)+1表示逆時針旋轉(zhuǎn),表示順時針旋轉(zhuǎn),故第步旋轉(zhuǎn)可用K表示,以字長為例,則為了抵消迭代對比例因子的影響,可將每級迭代的輸入數(shù)據(jù)、校正后再參與運算,以避免在迭代運算中增加校正運算,降低算法的速度。