基于FPGA的多功能信號(hào)源生成系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

信號(hào)采樣數(shù)據(jù)生成模塊可將生成在這種模式下的一個(gè)或多個(gè)信號(hào)組合，而且可以根據(jù)需要．通過輸入控制參數(shù)，實(shí)時(shí)改變組合的模式。圖3中只表示了一種模塊的組合關(guān)系，如果在這種組合下還不能滿足實(shí)驗(yàn)和科研需要，系統(tǒng)可以通過重新進(jìn)行軟件編程，下載到FPGA中，從而得到所需信號(hào)采樣。

4 AD9736簡介
AD9736是由AD公司．生產(chǎn)的一種14 b高速DAC，其采樣時(shí)鐘速率突破了1 GSPS，達(dá)到1．2 GSPS，且功耗極低。AD9736的輸出電流在10～30 mA范圍內(nèi)可編程，并且很容易配置單端或差分輸出電路結(jié)構(gòu)。AD9736采用LVDS數(shù)據(jù)接口，可以有效保證高速數(shù)據(jù)的傳輸。AD9736內(nèi)部支持兩倍插值，且內(nèi)嵌了一個(gè)55階的對稱FIR插值濾波器，該濾波器通帶內(nèi)平整度為O．001 dB，阻帶衰減達(dá)到90 dB，過渡帶為20％～30％，從而大大降低采樣數(shù)據(jù)速度。文獻(xiàn)[2]列出了AD9736在800 MSPS，1 GSPS和1．2 GSPS采樣率下無雜散動(dòng)態(tài)范圍(SFDR)和互調(diào)失真(IMD)情況，如圖5，圖6所示。該器件在1．2 GSPS采樣速率下，255 MHz輸出頻率時(shí)互調(diào)失真(IMD)為74 dBc，并且在600 MHz輸出頻率時(shí)IMD優(yōu)于60 dBc，sFDR在300 MHz輸出頻率時(shí)為62 dBc。

5 系統(tǒng)性能
該信號(hào)生成系統(tǒng)能夠?qū)崟r(shí)產(chǎn)生單個(gè)或多個(gè)中心頻率在30～130 MHz的各種信號(hào)，如單音、調(diào)幅、調(diào)相、調(diào)頻、ASK、FSK、BPSK、QPSK、跳頻、直擴(kuò)、白噪聲等，還可以模擬各種雷達(dá)發(fā)射脈沖和回波信號(hào)。另外，還可以通過ISE編程和重新下載程序到FPGA中實(shí)現(xiàn)更復(fù)雜的信號(hào)。
該系統(tǒng)產(chǎn)生的信號(hào)在頻率、幅度和其他各種參數(shù)均實(shí)現(xiàn)可調(diào)，頻率分辨率達(dá)到0．35 Hz，輸出電平為-60～O dBm，步進(jìn)值為0．06 dB時(shí)，SFDR優(yōu)于60 dB。由于該系統(tǒng)能同時(shí)發(fā)射多路信號(hào)，并且有多個(gè)天線，因而可用于模擬從不同方向上發(fā)射多路信號(hào)復(fù)雜的模擬電磁環(huán)境。同樣，該系統(tǒng)還可以作為干擾源和信號(hào)源用于各種干擾與抗干擾的試驗(yàn)研究。圖7和圖8分別為系統(tǒng)產(chǎn)生的FSK信號(hào)波形和頻譜圖；圖9和圖10分別為系統(tǒng)模擬FSK信號(hào)經(jīng)過多路徑傳輸?shù)牟ㄐ魏皖l譜圖。

6 結(jié) 語
利用FPGA和高速D／A相結(jié)合實(shí)現(xiàn)的信號(hào)源，結(jié)構(gòu)簡單，控制靈活，性能優(yōu)越，還可以根據(jù)需要在這個(gè)平臺(tái)上，重新下載程序到FPGA中，更改其內(nèi)部電路，而不用另外制板，這樣既節(jié)省時(shí)間，也減少開銷，還有利于信號(hào)源的改進(jìn)。另外，系統(tǒng)還可以作為基帶信號(hào)單元，結(jié)合混頻電路在任意要求的頻段上實(shí)現(xiàn)多種樣式的信號(hào)。