新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > allegro使二條時(shí)鐘線等長(zhǎng)的方法

allegro使二條時(shí)鐘線等長(zhǎng)的方法

作者: 時(shí)間:2009-05-12 來源:網(wǎng)絡(luò) 收藏

  為了使二個(gè)SDRAM的線等長(zhǎng),我查閱了很多資料,設(shè)置等長(zhǎng)的有很多,在這里我們只為了二條線等長(zhǎng)來學(xué)習(xí)如何通過設(shè)置約束規(guī)則然后通過延時(shí)處理達(dá)到等長(zhǎng)的目的。

本文引用地址:http://www.butianyuan.cn/article/192053.htm

  首先是我們先要為想要等長(zhǎng)的線找一個(gè)精確的數(shù)據(jù),為此,我先布設(shè)了最長(zhǎng)的那條

最長(zhǎng)的那條時(shí)鐘線

  然后,通過display-->element查看他的長(zhǎng)度,可以看到:

  Netpathlength:1113.48MIL

  這就是我們參考的長(zhǎng)度,也可以在下面的約束管理器中看到這個(gè)值,接著我們打開約束管理器,通過打開約束管理器,在

約束管理器

  注意圖中帶顏色部分,可以在右邊到所有的網(wǎng)絡(luò)

  在你想等長(zhǎng)的網(wǎng)絡(luò)名稱上右鍵鼠標(biāo),選擇創(chuàng)建一個(gè)引腳對(duì)

創(chuàng)建一個(gè)引腳對(duì)

  然后在右邊輸入最大和最小的值,如圖

輸入最大和最小的值

  我的最小值是1110MIL,最大值是1150MIL,參照著最長(zhǎng)那條時(shí)鐘線設(shè)置的

  此時(shí),在時(shí)鐘網(wǎng)絡(luò)名稱上右鍵并選擇Analyze

在時(shí)鐘網(wǎng)絡(luò)名稱上右鍵并選擇Analyze

  我們就會(huì)看到這個(gè)效果

效果

  這個(gè)圖中綠色部分就是你已經(jīng)布的時(shí)鐘線的長(zhǎng)度,如果他不在范圍內(nèi)就會(huì)顯示為紅色

不在范圍內(nèi)就會(huì)顯示為紅色

  也就是我們的還離最小值差距376mil,怎么辦呢?下面到了手動(dòng)延時(shí)或者叫延長(zhǎng)操作了

  啟動(dòng)Route-->DelayTune

Delay Tune

  設(shè)置一下右邊屬性

設(shè)置一下右邊屬性

  在另一條短的時(shí)鐘線上,開始拖出一些回形的走線來

拖出一些回形的走線

  右邊如果是顯示為紅色

右邊如果是顯示為紅色

  那就繼續(xù)變換的拖動(dòng),更變大小,直到紅色部分變?yōu)榫G色

直到紅色部分變?yōu)榫G色

  那就完成了等長(zhǎng)設(shè)置.



關(guān)鍵詞: allegro 時(shí)鐘 方法

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉