基于Verilog計(jì)算精度可調(diào)的整數(shù)除法器的設(shè)計(jì)

從圖2的波形可以看出，輸出結(jié)果為1 164，除法運(yùn)算要精確到百分位，所以往左移動(dòng)2位，其最終的值為11．64，而實(shí)際的值為11．636 36……，經(jīng)過(guò)四舍五入得到的結(jié)果完成正確。從仿真時(shí)間來(lái)看，對(duì)于相同的數(shù)值輸入，本設(shè)計(jì)只用了12個(gè)脈沖，而普通除法器至少需要20個(gè)脈沖(128／11=11余7，70／11=6余4，40／11=3余7，1l+6+3=20)，相比之下本設(shè)計(jì)的除法算法有很大的優(yōu)勢(shì)。
然而對(duì)于兩個(gè)位數(shù)相差很大的數(shù)相除，則本設(shè)計(jì)的速度優(yōu)勢(shì)更加的明顯，本設(shè)計(jì)每一位的運(yùn)行時(shí)間都不會(huì)超過(guò)9個(gè)時(shí)鐘脈沖，因此進(jìn)行，z位計(jì)算的總脈沖也不會(huì)超過(guò)9n個(gè)，而傳統(tǒng)的除法運(yùn)算需要多個(gè)時(shí)鐘脈沖，一般會(huì)是本設(shè)計(jì)時(shí)鐘脈沖的數(shù)倍。該算法同樣適合小數(shù)的運(yùn)算，只要把小數(shù)化成整數(shù)，再做同樣的處理，就可以得到精確的結(jié)果。

3 結(jié) 語(yǔ)
通過(guò)對(duì)除法器算法的改進(jìn)，用四舍五入的方法對(duì)數(shù)據(jù)進(jìn)行處理，使得到的結(jié)果準(zhǔn)確性有了進(jìn)一步的提高；運(yùn)用移位、循環(huán)減法，實(shí)現(xiàn)數(shù)據(jù)的高速運(yùn)算，并能任意設(shè)定計(jì)算的精度。運(yùn)用此方法在軟件方面設(shè)計(jì)除法器對(duì)速度和準(zhǔn)確性的提高有積極意義。