基于VerilogHDL的小波濾波器的設(shè)計(jì)與實(shí)現(xiàn)

0 引 言
現(xiàn)代計(jì)算機(jī)和通信系統(tǒng)中廣泛采用數(shù)字信號處理的技術(shù)和方法，其基本思路是先把信號用一系列的數(shù)字來表示，然后對這些數(shù)字信號進(jìn)行各種快速的數(shù)學(xué)運(yùn)算。其目的是多種多樣的，有的是為了加密，有的是為了去掉噪聲等無關(guān)的信息，稱為濾波；有時也把某些種類的數(shù)字信號處理運(yùn)算成為變換，如離散的傅里葉變換(DFT)，小波變換(Wavelet T)等。VerilogHDL是目前應(yīng)用最廣泛的一種硬件描述語言，用于數(shù)字電子系統(tǒng)的設(shè)計(jì)。可用它進(jìn)行各種級別的邏輯設(shè)計(jì)，并進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證，時序分析，邏輯綜合。小波濾波器的設(shè)計(jì)屬于復(fù)雜算法的電路設(shè)計(jì)，因此利用Veril―ogHDL對雙正交小波濾波器進(jìn)行建模、仿真，實(shí)現(xiàn)電路的自動化設(shè)計(jì)，將是一種較為理想的方法。

l 小波濾波器的設(shè)計(jì)
對于小波函數(shù)，要求它具有正交性、緊支集、對稱性和平滑性。正交性可以使變換無冗余；緊支集則帶來優(yōu)良的空間分辨率；對稱性保證了與其對應(yīng)濾波器的相位為線性；平滑性可以產(chǎn)生較小的失真。這樣使離散二進(jìn)小波變換受到很大的限制，為此，人們提出一種雙正交的小波變換。本文設(shè)計(jì)小波濾波器正是基于雙正交小波變換的一種雙通道完全重構(gòu)濾波器，因此可以對信號進(jìn)行分解后實(shí)現(xiàn)精確重構(gòu)，所以對信號的濾波有很好的作用。由于它具有正變換二元上抽樣采樣和反變換二元下抽樣采樣特性，在進(jìn)行濾波器設(shè)計(jì)時可以將雙正交小波濾波器設(shè)計(jì)成具有多相結(jié)構(gòu)的雙通道完全重構(gòu)濾波器。雙正交小波變換可以看成原始信號通過一系列高低通濾波器濾波并經(jīng)過抽樣后所得到的結(jié)果，重構(gòu)過程與此相反。為了使變換后的信號能夠完全重建，須滿足Y(n)=x-kX(n)，在這里取k=1。雙正交小波濾波器分解和重構(gòu)過程如圖1所示。

設(shè)G(z)，H(z)分別為分解低通，高通濾波器，下采樣后用H(z)濾波等價于先用H(z2)濾波，然后下采樣，所以：

其中：Ge和Go分別是G(z)的偶數(shù)項(xiàng)和奇數(shù)項(xiàng)，He和H。分別是H(z)的偶數(shù)項(xiàng)和奇數(shù)項(xiàng)。根據(jù)式(1)，式(2)可以建立雙正交小波濾波器的多相結(jié)構(gòu)模型如圖2所示。
下面對雙正交小波濾波器用VerilogHDL進(jìn)行頂層設(shè)計(jì)：