數(shù)字直放站中CPRI協(xié)議的FPGA實現(xiàn)

3．2．1 發(fā)送模塊
按照CPRI基本幀和超幀結(jié)構(gòu)，把DDC(數(shù)字下變頻)的IQ數(shù)據(jù)信號與相應(yīng)的控制信號成幀后發(fā)送給SCAN25100，SCAN25100再進行8 B／10 B編碼，從光模塊發(fā)送出去。如圖7所示，TXMGR模塊產(chǎn)生IQ數(shù)據(jù)和控制數(shù)據(jù)的使能信號；TXCTRL模塊則對CPRI超幀的控制時隙進行狀態(tài)轉(zhuǎn)換，產(chǎn)生不同的控制信號，從而從FIFO中選擇讀出不同的控制信號；TXDDR模塊則是把數(shù)據(jù)通過時鐘雙邊沿進行發(fā)送。

3．2．2 接收模塊
將從SCAN25100接收到的數(shù)據(jù)進行同步頭(K28．5)檢測，進行CPRI解幀工作，把控制信號和IQ數(shù)據(jù)信號分解出來，IQ數(shù)據(jù)信號送到DUC(數(shù)字上變頻)。如圖8所示，RXDDR模塊則是通過時鐘雙邊沿接收數(shù)據(jù)；RxMGR模塊通過檢測幀頭產(chǎn)生IQ數(shù)據(jù)和控制數(shù)據(jù)的使能信號；RXCTRL模塊則對CPRI超幀的控制時隙進行狀態(tài)轉(zhuǎn)換，產(chǎn)生不同的控制信號，從而把接收到不同的控制信號寫入FIFO，提供給其他模塊。

3．2．3 CPRI啟動過程模塊
CPRI規(guī)范中的啟動過程，此過程是相當(dāng)重要的，需要軟件和硬件共同完成。協(xié)商確定物理層的協(xié)議、慢速通道(HDLC)和快速通道(以太網(wǎng))的傳輸速率，完成REC和RE之間的鏈路建立，從而進行正常的通信過程。在設(shè)計過程中，理清各個狀態(tài)的作用，利用狀態(tài)機實現(xiàn)啟動過程，整個流程如圖9所示。

4 實際測試結(jié)果
4．1 自環(huán)測試
在實驗室常溫環(huán)境下進行實際測試，采用Chips-cope抓取發(fā)送和接收的數(shù)據(jù)進行比較的方法。也就是說，產(chǎn)生一段測試數(shù)據(jù)，按CPRI幀格式發(fā)送給sCAN25100，通過光模塊自環(huán)回來，如圖3所示，然后用Chipscope抓取接收回來的數(shù)據(jù)，與發(fā)送的數(shù)據(jù)進行對比，確認鏈路是正常通信。
經(jīng)過反復(fù)測試，該系統(tǒng)已經(jīng)能正常穩(wěn)定通信，如圖10所示。發(fā)送數(shù)據(jù)(Txdata)幀頭為OxBC50，發(fā)送時刻為2172，隨后的發(fā)送數(shù)據(jù)的高8位和低8位分別以2累加。接收數(shù)據(jù)(RxData)在2193時刻接收到幀頭OXBC50，隨后接收到的數(shù)據(jù)也是高8位和低8位分別以2累加，而且跟發(fā)送的數(shù)據(jù)是一樣的。

4．2 聯(lián)合測試
CPRI模塊的成解幀都是在FPGA內(nèi)部完成的，而數(shù)字中頻模塊(DDC，DUC)也全部在FPGA里面完成設(shè)計，如圖6所示。兩部分的接口顯得非常簡單，只需要把兩部分代碼整合成一個工程就行。同樣，在實驗室常溫環(huán)境下進行測試，整個系統(tǒng)能正常穩(wěn)定的工作。

5 結(jié) 語
CPRI是規(guī)范基站內(nèi)部REC和RE之間的接口標準協(xié)議。該設(shè)計把CPRI的兩層協(xié)議分開設(shè)計實現(xiàn)，FPGA實現(xiàn)CPRI鏈路層，設(shè)計靈活。芯片SCAN25100實現(xiàn)物理層，由于芯片具備自動同步及準確校準時延等功能，方便后續(xù)設(shè)計分布式遠程射頻基站系統(tǒng)。通過對電路板的實際測試，調(diào)整電路設(shè)計及PCB部分布線設(shè)計，不斷地調(diào)整優(yōu)化設(shè)計，CPRI模塊正常穩(wěn)定工作，該模塊已經(jīng)和其他模塊(DDC，DUC等)通過了聯(lián)合測試。