基于SOPC的頻譜分析儀設(shè)計與研制
加入技術(shù)交流群
基于NIOS核處理器(包括I2C總線模塊)和Altera公司FPGA設(shè)計制作的頻譜分析儀，可用于工程指標的監(jiān)測和診斷。設(shè)計的關(guān)鍵模塊有：I2C總線控制的數(shù)據(jù)采集模塊、FFT模塊、FFT控制模塊、Avalon總線接口及Atlantic總線接口模塊以及VGA、LCD顯示部分。
頻譜分析儀的核心是DFT及快速算法FFT。FFT主要分為基2、基4等固定幾何結(jié)構(gòu)，設(shè)計采用基2幾何結(jié)構(gòu)、512點的FFT算法。設(shè)計平臺為Altera公司推出的Cvclone II，其為高性能結(jié)構(gòu)體系的PLD器件，其中包括FFT IP Core(知識產(chǎn)權(quán)核)。同時，Quartus II(Altera公司開發(fā)的IDE)軟件具有很強的硬件仿真和邏輯分析功能，可將Verilog HDL描述的硬件綜合到FPGA的整體設(shè)計中。
2 結(jié)構(gòu)設(shè)計
頻譜分析儀的系統(tǒng)框圖如圖1所示，其主要模塊包括：I2C總線模塊、FIFO模塊、平方求和模塊、FFT模塊、VGA模塊、顯示器等組成閉。
頻譜分析儀的硬件原理框圖如圖2所示，圖2包含F(xiàn)PGA的內(nèi)部硬件電路及外圍接口模塊。
軟件設(shè)計的實現(xiàn)是建立在NIOS II IDE的基礎(chǔ)之上，整個軟件設(shè)計總體分為4大任務(wù)：設(shè)計主任務(wù)、A／D采集控制、Flash存儲任務(wù)和VGA控制顯示器顯示任務(wù)。
3 系統(tǒng)設(shè)計
設(shè)計中，充分利用了SOPC技術(shù)的優(yōu)勢實現(xiàn)軟、硬件協(xié)同設(shè)計，在盡可能短的時間內(nèi)實現(xiàn)儀器功能，分別從硬件設(shè)計和軟件設(shè)計兩方面詳細說明設(shè)計過程。
3．1 儀器硬件設(shè)計
3．1．1 核設(shè)計簡介
利用SOPC Builder在NIOS指令系統(tǒng)中集成了A／D轉(zhuǎn)換控制、I2C總線控制、VGA控制、FFT控制等控制模塊，圖3為SOPC Builder集成IP。
評論