MC8051單片機(jī)IP核的FPGA實(shí)現(xiàn)與應(yīng)用

圖2中，最頂層是用戶的實(shí)際應(yīng)用設(shè)計(jì)模塊，它將ROM、RAM及mc8051_core封裝在內(nèi)部。實(shí)際應(yīng)用中用戶可添加自定義附加邏輯模塊，與設(shè)計(jì)層次中的RAM、ROM模塊處于同一個(gè)層次。
2．3 MC8051硬件模塊
單片機(jī)作為一個(gè)大型設(shè)計(jì)，其內(nèi)核由定時(shí)器時(shí)鐘管理單元、ALU算數(shù)邏輯單元、串口及控制單元、存儲(chǔ)單元RAM及ROM等模塊組成。
2．3．1 時(shí)鐘管理單元
MC8051內(nèi)核采用完全同步的時(shí)鐘設(shè)計(jì)。只有一個(gè)時(shí)鐘信號(hào)控制每個(gè)存儲(chǔ)單元的輸入。沒(méi)有使用門時(shí)鐘，時(shí)鐘沒(méi)有輸入到任何組合邏輯單元。中斷輸入線使用兩級(jí)同步(鎖存2次)與全局時(shí)鐘同步。可以達(dá)到完全同步，即使用其他時(shí)鐘的外部電路在驅(qū)動(dòng)。并行I／0端口沒(méi)有采用這種同步方式。
2．3．2 定時(shí)器、串口和中斷
標(biāo)準(zhǔn)8051微控制器只提供兩個(gè)定時(shí)／計(jì)數(shù)器單元、一個(gè)串口單元及兩個(gè)外部中斷源。而在MC805l IP核中，這些單元最多可增加到256組，只需修改VHDL源代碼增加兼容的單元數(shù)。在VHDL源程序文件mc8051_p．vhd中，更改C_IMPL_N_TMR、C_IMPL_N_SIU、C_IMPL_N_EXT的常量值就可以，其范圍是1~256。相關(guān)的VHDL代碼如圖3所示。

這里C_IMPL_N_TMR、C_IMPL_N_SIU、C_IMPL_N_EXT3個(gè)常量參數(shù)不能獨(dú)立修改數(shù)值，只能同時(shí)增減。C_IMPL_N_TMR加l意味著對(duì)應(yīng)的添加了2個(gè)定時(shí)/計(jì)數(shù)器、一個(gè)串口單元和2個(gè)外部中斷源。為了能尋址所生成的單元而不改變微控制器的地址空間，在微控制器的特殊功能寄存器(SFR)內(nèi)存空間增加了2個(gè)8位寄存器作為附加功能寄存器：分別是TSEL(定時(shí)／計(jì)數(shù)器選擇寄存器，地址為Ox8E)和SSEL(串口選擇寄存器，地址為Ox9A)。如果以上的寄存器指向不存在的器件單元，將使用默認(rèn)的l單元，如果沒(méi)有對(duì)這兩個(gè)寄存器賦值，其缺省值為1。如果在中斷發(fā)生期間設(shè)備(寄存器)沒(méi)被選中(比如TSEL)，那么相應(yīng)的中斷標(biāo)志位將保持置位，直到執(zhí)行中斷服務(wù)程序。
2．3．3 存儲(chǔ)器接口單元
由于采用優(yōu)化結(jié)構(gòu)設(shè)計(jì)，存儲(chǔ)器采用同步結(jié)構(gòu)，限制輸入、輸出的時(shí)序，因而存儲(chǔ)器輸入、輸出數(shù)據(jù)沒(méi)用寄存器寄存。
2．3．4 可選擇指令
在某些場(chǎng)合，有些指令是用不到的，因此，通過(guò)禁用這些指令節(jié)省片上資源。這些指令有8位乘法器(MUL)、8位除法器(DIV)和8位十進(jìn)制調(diào)整器(DA)。禁用時(shí)只需要在VHDL源程序文件mc8051_p．vh中將C_IMPL_MUL(乘法指令MUL)、C_IMPL_DIV(除法指令DIV)或C_IMPL_DA(十進(jìn)制調(diào)整指令DA)的常量值設(shè)置為0即可。如果這3條可選指令沒(méi)有被執(zhí)行，器件可節(jié)省約10％的資源。相應(yīng)的VHDL程序代碼段如圖4所示。