新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 低電壓PLD/FPGA的供電設(shè)計

低電壓PLD/FPGA的供電設(shè)計

作者: 時間:2008-04-21 來源:網(wǎng)絡(luò) 收藏
由于半導(dǎo)體制造工藝的原因,器件的成本比傳統(tǒng)5V器件更低,性能更優(yōu),加上多數(shù)器件的I/O腳可以兼容5v/3.3vTTL電平,可以直接使用在原有系統(tǒng)中,所以各大半導(dǎo)體公司都將3.3v,2.5v等集成電路作為推廣重點,如高端的DSP,/產(chǎn)品已廣泛采用3.3v,2.5v甚至1.8v,1.5v。面對芯片的廣泛使用,我們不得不重新改造我們的電源系統(tǒng)。

圖:AS28151.5A低壓差線性穩(wěn)壓器應(yīng)用電路,左邊為輸出可調(diào)型,右邊為3.3v固定輸出型

那么如何得到3.3v,2.5v等低電壓呢?通常我們可以采用三種方法:


1.采用低壓差線形穩(wěn)壓芯片(LDO)


線形穩(wěn)壓芯片是一種最簡單的電源轉(zhuǎn)換芯片,基本上不要外圍元件。但是傳統(tǒng)的線形穩(wěn)壓器,如78xx系列都要求輸入電壓要比輸出電壓高2v-3v以上,否則不能正常工作,但是5v到3.3v的電壓差只有1.7v,所以78xx系列已經(jīng)不能夠滿足3.3v或2.5的電源設(shè)計要求。面對這類需求,許多電源芯片公司推出了LowDropoutRegulator,即:低壓差線形穩(wěn)壓器,簡稱LDO。這種電源芯片的壓差只有1.3-0.2伏,可以實現(xiàn)5v轉(zhuǎn)3.3v/2.5v,3.3v轉(zhuǎn)2.5v/1.8v等要求。生產(chǎn)LDO的公司很多,常見的有:ALPHA,Linear(LT),Micrel,Nationalsemiconductor,TI等

圖LT1530-3.35v轉(zhuǎn)3.3v/14A應(yīng)用電路和效率圖

3. 直接采用電源模塊


考慮到開關(guān)電源設(shè)計的復(fù)雜性,一些公司推出了基于開關(guān)電源技術(shù)的低電壓輸出電源模塊,可靠性和效率都很高,電磁輻射小,而且可以許多模塊可以實現(xiàn)電源隔離。用戶只需要加很少的外圍元件即可使用。電源模塊最大的缺點是價格昂貴。 常見生產(chǎn)電源模塊的公司有:agere(原來朗訊的微電子部),Ericsson(愛立信),Vico(懷格)等等

三種電源方案的比較:

低壓差線性穩(wěn)壓器開關(guān)電源電源模塊
優(yōu)點所需外部元件數(shù)目少,使用方便,成本低,所需電路板空間小(不加散熱片時),紋波小,無電磁干擾效率高(一般大于80%),輸入電壓范圍較寬,輸出功率大,價格比電源模塊便宜很多效率高(一般大于85%),輸入電壓范圍較寬,輸出功率大,使用方便,電磁干擾小
缺點效率很低(一般低于70%),功耗較大設(shè)計較復(fù)雜,有電磁干擾,需要一定的設(shè)計能力價格昂貴

最終應(yīng)該采取何種電源設(shè)計方案,取決于我們設(shè)計的具體要求。通常小功率或?qū)﹄娫葱蕸]有要求的時候,可以采用LDO。 如對效率有較高要求,或電源功率較大,則應(yīng)該使用電源模塊或自己設(shè)計開關(guān)電源,最終是采用電源模塊或自己設(shè)計開關(guān)電源,則取決于成本要求和自己的設(shè)計能力。



關(guān)鍵詞: FPGA PLD 低電壓 供電

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉