ARINC429總線收發(fā)器芯片DEI1016的原理及應(yīng)用

關(guān)鍵詞：ARINC429；差分輸出；FIFO；可編程器件

１　概述

目前，ＡＲＩＮＣ４２９收發(fā)器主要以Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ公司的ＤＥＩ１０１６及ＢＤ４２９來配套使用。其中ＤＥＩ１０１６提供有標(biāo)準(zhǔn)航空串行數(shù)據(jù)和１６ｂｉｔ寬數(shù)據(jù)總線接口。該接口電路包括一個單通道發(fā)送器、兩個獨立的接收通道和可選擇操作方式的可編程控制器。

發(fā)送器電路包括一個發(fā)送緩存器和一個控制邏輯，發(fā)送緩存器是一個８３２ｂｉｔ的ＦＩＦＯ，而控制邏輯則允許主機給發(fā)送器寫數(shù)據(jù)塊，并通過主機使能發(fā)送器來使該數(shù)據(jù)塊自動發(fā)送出去。數(shù)據(jù)在ＴＴＬ電平格式下經(jīng)過ＢＤ４２９電平轉(zhuǎn)換器后發(fā)送出去。而每一個接收通道都可以直接連接到ＡＲＩＮＣ４２９數(shù)據(jù)總線，而不需要電平轉(zhuǎn)換。

２ 引腳功能

ＤＥＩ１０１６芯片的引腳圖如圖１所示。下面是ＤＥＩ１０１６的主要特點：

●兩路接收和一路發(fā)送；

●環(huán)繞自測試模式；

●數(shù)據(jù)字長為２５ｂｉｔｓ或３２ｂｉｔｓ格式；

●接收數(shù)據(jù)時進(jìn)行校驗，發(fā)送數(shù)據(jù)時產(chǎn)生校驗；

●具有８３２ｂｉｔ的發(fā)送緩存；

●采用低電源工作；

●支持多路復(fù)用ＡＲＩＮＣ數(shù)據(jù)總線（如４２９、５７１、５７５、７０６）。

３　電路原理

ＤＥＩ１０１６的復(fù)位是低電平有效，外部工作時鐘為１ＭＨｚ。具有二路接收（第一路接收和第二路接收）和一路發(fā)送。要使電路正常工作，發(fā)送時需要和ＢＤ４２９配合。ＢＤ４２９是滿足ＡＲＩＮＣ４２９規(guī)范的、雙極數(shù)據(jù)輸入線驅(qū)動器。ＤＥＩ１０１６為前級輸出，ＢＤ４２９為差分輸出。設(shè)計時，ＢＤ４２９地周圍要接兩個６８ｐＦ的電容才能正常工作，而且這兩個電容至關(guān)重要。ＤＥＩ１０１６由三個基本單元組成，第一部分為接收通道，第二部分為發(fā)送通道，第三部分為主機接口。其電路結(jié)構(gòu)框圖見圖２所示。

３．１ 接收通道

接收通道包括線接收器、數(shù)據(jù)接收、數(shù)據(jù)時鐘、源／目標(biāo)碼譯碼器、校驗控制位、數(shù)據(jù)通道和數(shù)據(jù)錯誤條件等電路。

線接收器的前端是一個電平轉(zhuǎn)換器，最常用的就是ＢＤ４２９。它可以把１０Ｖ的數(shù)據(jù)信號轉(zhuǎn)換為５Ｖ內(nèi)部邏輯電平。

接收數(shù)據(jù)時，接收到的每一位數(shù)據(jù)的開始位首先被檢測，外部提供的工作時鐘（１ＭＣＫ）為１ＭＨｚ，內(nèi)部接收和發(fā)送速率可以設(shè)置為十分之一或八十分之一（即１００ｋｂｐｓ或１２．５ｋｂｐｓ）。讀接收器的任一個字時，一般都需要檢測收到的信息數(shù)據(jù)的校驗位。初始化時，可以設(shè)置字長為３２Ｂｉｔ或２５Ｂｉｔ。其３２Ｂｉｔ字長格式如圖３所示。

為了訪問接收器的數(shù)據(jù)，首先應(yīng)設(shè)置接收器數(shù)據(jù)選擇輸入端（ＳＥＬ）為邏輯“０”，并通過脈沖使輸出使能端?ＯＥｎ?也置為“０”，以使得數(shù)據(jù)字１被送入到數(shù)據(jù)總線上；同樣，數(shù)據(jù)字２也被放到數(shù)據(jù)總線上。當(dāng)字１、字２被讀走以后，數(shù)據(jù)準(zhǔn)備好信號?ＤＲｎ?被復(fù)位，復(fù)位后，該信號處于三態(tài)；如果新數(shù)據(jù)到了，而以前的數(shù)據(jù)又沒有被讀取，此時如果數(shù)據(jù)準(zhǔn)備好信號沒有復(fù)位，則新數(shù)據(jù)不能覆蓋ＦＩＦＯ中的數(shù)據(jù)；如果一個完整的數(shù)據(jù)沒有讀完就出現(xiàn)錯誤，接收器將復(fù)位，同時忽略該數(shù)據(jù)或者該幀數(shù)據(jù)。如果希望測試該芯片是否正常工作，也可以通過設(shè)置為自測試模式，即將ＤＥＩ１０１６的發(fā)送直接在內(nèi)部接到第一路接收，并將反相接到第二路，然后發(fā)送數(shù)據(jù)，并比較發(fā)送和接收，以判斷ＤＥＩ１０１６的工作狀況。３．２ 發(fā)送通道

發(fā)送通道包括８３２ｂｉｔ ＦＩＦＯ、校驗產(chǎn)生器、發(fā)送器定時器和一個ＴＴＬ輸出電路。其中８３２ｂｉｔ ＦＩＦＯ 可由用戶進(jìn)行操作（如裝載、使能、非使能等）；通過裝載發(fā)送器數(shù)據(jù)字（ＬＤ１）或者（ＬＤ２）脈沖沿可以把第一個１６位字（字１）或第二個１６位字（字２）放到數(shù)據(jù)線上；ＬＤ１總是先于ＬＤ２。如果緩存已滿且新數(shù)據(jù)已被ＬＤ１和ＬＤ２脈沖沿打入，緩存里的最后一個３２位字將被覆蓋；而當(dāng)ＥＮＴＸ為邏輯“１”時，ＦＩＦＯ時鐘被激活，同時，數(shù)據(jù)被串行移到發(fā)送器驅(qū)動器上；然后在發(fā)送時鐘（ＴＸＣＬＫ）１ＭＨｚ下通過ＤＯ?Ａ?和ＤＯ?Ｂ?差分輸出，ＤＥＩ１０１６和ＢＤ４２９連接見圖４所示。

３．３ 主機接口

ＣＰＵ外圍Ｉ／Ｏ設(shè)備的接口芯片一般都有片選、讀、寫信號和選擇片內(nèi)寄存器的若干地址線。但ＤＥＩ１０１６有點特殊，它的每一個寄存器操作信號都需要對ＣＰＵ信號進(jìn)行譯碼產(chǎn)生。因此，選擇ＣＰＵ時，最好直接選擇外部數(shù)據(jù)總線為１６Ｂｉｔ以上的ＣＰＵ，如ＴＩ公司的ＴＭＳ３２０Ｆ２４０等。

４　ＤＥＩ１０１６的應(yīng)用

４．１ ＤＥＩ１０１６與ＢＤ４２９ＨＷ的連接

ＤＥＩ１０１６的應(yīng)用主要是數(shù)據(jù)通訊。它一般和ＣＰＵ、可編程器件一起形成智能通訊模塊，圖５是由ＤＥＩ１０１６構(gòu)成的數(shù)據(jù)通訊系統(tǒng)原理圖。該數(shù)據(jù)通訊模塊的控制邏輯以ＣＰＵ提供的Ｉ／Ｏ操作信號ＩＳ和讀寫信號ＲＤ、ＷＲ以及地址Ａ２、Ａ１為輸入來為ＤＥＩ１０１６產(chǎn)生操作信號，如讀第一路接收數(shù)據(jù)寄存器信號 ＲＤ４２９Ａ、第二路 ＲＤ４２９Ｂ、發(fā)送低字選通信號 ＷＲ４２９ＬＷ、高字 ＷＲ４２９ＨＷ、發(fā)送使能控制 ＴＸ４２９ＥＮ等?？刂七壿嫼停茫校胀瑫r監(jiān)視ＤＥＩ１０１６的３個狀態(tài)信號，包括第一路接收準(zhǔn)備好信號 Ｒｘ１ＲＤＹ、第二路Ｒｘ２ＲＤＹ和發(fā)送準(zhǔn)備好Ｔｘ４２９ＲＤＹ。這些狀態(tài)信號一方面可供軟件查詢，另一方面可由控制邏輯產(chǎn)生 ＩＮＴ中斷請求。ＤＥＩ１０１６和ＣＰＵ接口比較簡單，發(fā)送時經(jīng)常和ＢＤ４２９配合使用。

一般情況下，作為Ｉ／Ｏ外設(shè)的ＤＥＩ１０１６的讀寫速度要比ＣＰＵ慢，因此，應(yīng)該用一個狀態(tài)機進(jìn)行速度匹配以便為ＣＰＵ產(chǎn)生ＲＥＡＤＹ信號。在發(fā)送使能信號ＴＸ４２９ＥＮ的控制下可以簡單地把發(fā)送準(zhǔn)備好信號 ＴＸ４２９ＲＤＹ反相后輸出。亦即只要ＤＥＩ１０１６發(fā)送器有空閑，就允許發(fā)送。ＤＥＩ１０１６的發(fā)送器包括一個ＦＩＦＯ，它可以存儲８個３２－Ｂｉｔ的４２９數(shù)據(jù)字。當(dāng)ＣＰＵ填充ＤＥＩ１０１６的發(fā)送ＦＩＦＯ字?jǐn)?shù)達(dá)到自定數(shù)目?如８個?時，系統(tǒng)將使能發(fā)送以發(fā)出ＦＩＦＯ中的數(shù)據(jù)。其實現(xiàn)邏輯用Ａｂｅｌ語言簡寫如下?

ＩＳ，ＲＤ，ＷＲ ｐｉｎ；

／／ ＣＰＵ方的Ｉ／Ｏ操作、讀寫信號，皆為低有效．

ＩＯＡｄｄｒ＝[Ａ２，Ａ１，Ｘ]；

／／ ＣＰＵ方Ｉ／Ｏ地址

ＥＮＴＸ４２９Ａ＝?。裕兀矗玻梗粒遥模?；

／／ ＡＲＩＮＣ４２９ 發(fā)送使能．

／／ 讀 第一路 ＡＲＣＩＮ４２９ 接收寄存器 高低字．

！ＲＤ４２９Ａ ＝！ＩＳ ＆ ！ＲＤ ＆ （（ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＡＬＷ） ＃ （ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＡＨＷ））；

／／ 讀 第二路 ＡＲＣＩＮ４２９ 接收寄存器 高低字．

?。遥模矗玻梗?＝ ！ＩＳ ＆ ?。遥?＆ （ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＢＬＷ） ＃ ?ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＢＨＷ）；

／／ 寫 第一路 ＡＲＣＩＮ４２９ 發(fā)送寄存器 高低字．

?。祝遥矗玻梗粒?＝ ！ＩＳ ＆ ?。祝?＆ （ＩＯＡｄｄｒ ＝＝ ＴＸ４２９ＡＬＷ）；?

?。祝遥矗玻梗粒?＝ ！ＩＳ ＆ ?。祝?＆ （ＩＯＡｄｄｒ ＝＝ ＴＸ４２９ＡＨＷ）；

／／ 寫 ＤＥＩ１０１６ 控制寄存器．

?。祝遥矗玻梗粒茫?＝ ?。桑?＆ ?。祝?＆ （ＩＯＡｄｄｒ ＝＝ ＣＲ４２９Ａ）；

?。桑危?＝ ！ＲＸ１ＲＤＹ ＃ ！ＲＸ２ＲＤＹ；

／／ ２路接收準(zhǔn)備好?共享中斷請求．

……

４．２ 兩路接收中斷共享算法

該模塊有一路發(fā)送和兩路接收。發(fā)送數(shù)據(jù)不需要用中斷來解決。而當(dāng)２路接收共享一個中斷時，可能會出現(xiàn)覆蓋而丟掉某一路數(shù)據(jù)的情況，也可能使邊沿觸發(fā)的中斷失效而不再接收任何數(shù)據(jù)。其波形示意圖如圖６所示。圖中，在Ａ點，當(dāng)?shù)谝宦窚?zhǔn)備好Ｒｘ１ＲＤＹ為低時 （Ｌ），ＸＩＮＴ有效以引起中斷，ＣＰＵ響應(yīng)中斷處理，同時在ＡＢ之間判定為第一路有效并開始處理。當(dāng)處理到Ｂ點時，第二路接收準(zhǔn)備好引起中斷。但此時ＸＩＮＴ已經(jīng)有效，故不會引起電平變化，中斷響應(yīng)程序繼續(xù)進(jìn)行，并在Ｃ點退出，此時并沒有處理第二路接收。如果中斷請求是電平 ?Ｌｅｖｅｌ? 敏感，中斷處理退出后還可以再次進(jìn)入，但這會有相當(dāng)?shù)南到y(tǒng)開銷。若中斷請求是邊沿?ｅｄｇｅ?觸發(fā)，那么在Ｃ點退出之后，由于未處理第二路接收，所以中斷請求 ＩＮＴ一直保持電平有效，但不能產(chǎn)生邊沿跳變翻轉(zhuǎn)，中斷觸發(fā)條件永遠(yuǎn)不能滿足，系統(tǒng)處于死鎖狀態(tài)，從而使兩路數(shù)據(jù)全部丟失。

對于這一問題，其實質(zhì)性的解決辦法需要“軟硬兼施”。可以將圖４ 中ＤＥＩ１０１６的Ｒｘ１ＲＤＹ、Ｒｘ２ＲＤＹ等狀態(tài)信號同時送達(dá)ＣＰＵ以組成只讀“狀態(tài)寄存器”，供ＣＰＵ中斷響應(yīng)時查詢。

由以上分析可知，對于ＡＲＩＮＣ４２９數(shù)據(jù)通訊系統(tǒng)，在具體的電路設(shè)計及軟件算法中均應(yīng)考慮收發(fā)數(shù)據(jù)的丟失問題。