基于過(guò)零點(diǎn)檢測(cè)的高分辨率DAC靜態(tài)測(cè)試方法研究

摘要：受到現(xiàn)有測(cè)試設(shè)備的限制，高精度的D／A轉(zhuǎn)換器(數(shù)模轉(zhuǎn)換器)測(cè)試一直是混合信號(hào)測(cè)試中的難點(diǎn)，本文探討了高精度數(shù)模轉(zhuǎn)換器(DA C)測(cè)試的一種新方法。該方法通過(guò)在微弱被測(cè)電平上疊加參考正弦波，測(cè)試疊加后波形的過(guò)零點(diǎn)在時(shí)域上的分布情況，以了解DAC的靜態(tài)特性參數(shù)。該方法的優(yōu)點(diǎn)在于充分利用了現(xiàn)有ADC(模數(shù)轉(zhuǎn)換器)的速度優(yōu)勢(shì)，原理簡(jiǎn)單，且易于實(shí)現(xiàn)。
關(guān)鍵詞：數(shù)模轉(zhuǎn)換器；積分非線性；差分非線性；過(guò)零點(diǎn)

0 引言
隨著科技的日益發(fā)展，DAC轉(zhuǎn)換精度越來(lái)越高，為了測(cè)試高精度DAC的性能，需要輔以分辨率更高的數(shù)字化ADC。然而，高精度的顯示設(shè)備在一般實(shí)驗(yàn)條件下很難獲得。因此，如何利用低分辨率的ADC有效評(píng)估高精度的DAC，成為測(cè)試行業(yè)亟待解決的問(wèn)題。一些文獻(xiàn)中提出過(guò)采樣技術(shù)、抖動(dòng)技術(shù)等方法，探討減小ADC的量化誤差來(lái)提高ADC的分辨率進(jìn)而測(cè)試高精度DAC，但是這些方法都存在著一定的局限性。比如，當(dāng)微弱信號(hào)的幅值低于最小ADC步長(zhǎng)即LSB時(shí)，過(guò)采樣技術(shù)無(wú)效；采用抖動(dòng)技術(shù)也需要外加模擬電路，增加了測(cè)試成本和復(fù)雜程度。
D．L．Carni等在文獻(xiàn)中提出了一個(gè)切實(shí)可行的方案，采用一個(gè)“純”的正弦波作為參考信號(hào)，將其與待測(cè)DAC的輸出電平疊加，通過(guò)分析結(jié)果信號(hào)在時(shí)域上的過(guò)零點(diǎn)分布情況，得出靜態(tài)參數(shù)DNL(差分非線性)、INL(積分非線性)的值。這個(gè)方法從一定程度上解決了低精度測(cè)試高精度的問(wèn)題，但是不足之處在于該方法的時(shí)間成本較高，對(duì)于很高精度的DAC，測(cè)試耗費(fèi)的時(shí)間可能很長(zhǎng)。
本文在過(guò)零檢測(cè)的基礎(chǔ)上提出了一種改進(jìn)的測(cè)試方法，得到n位DAC的靜態(tài)參數(shù)INL、DNL值。這種方法通過(guò)改進(jìn)參考信號(hào)來(lái)比較DAC的輸出和參考信號(hào)的輸出，不但使低精度ADC可以有效測(cè)試高精度DAC，更重要的是縮短了測(cè)試時(shí)間，降低了測(cè)試成本。

1 基于過(guò)零檢測(cè)的DAC靜態(tài)測(cè)試
1．1 低精度ADC不能直接用來(lái)測(cè)試高精度DAC的原因
對(duì)于DAC的靜態(tài)測(cè)試，通常測(cè)試DNL、INL這兩個(gè)參數(shù)值，方法是輸入代碼k，k=0，1，2…2n-1。得到DAC輸出的電平值Vk。計(jì)算DNL、INL的公式如下：


假如用精度低于DAC的ADC對(duì)其直接測(cè)試，如圖1所示，由于低精度ADC引入的量化誤差q(k)，我們無(wú)法分辨輸入代碼k和k-1對(duì)應(yīng)的確切電壓值。這種情況下的靜態(tài)參數(shù)測(cè)試就失去了意義。

1．2 過(guò)零檢測(cè)
過(guò)零點(diǎn)檢測(cè)法是一種經(jīng)典的調(diào)制域分析方法，它通過(guò)記錄過(guò)零點(diǎn)的時(shí)間得到過(guò)零點(diǎn)的時(shí)間間隔，可以用于識(shí)別精度低于ADC步長(zhǎng)的微弱信號(hào)。圖2簡(jiǎn)要地描述了測(cè)試系統(tǒng)框圖：待測(cè)DAC輸出的電壓Vk，校準(zhǔn)儀提供一個(gè)標(biāo)準(zhǔn)的參考正弦波f(t)=Asin(ωt+φ)，將直流電壓Vk加在參考正弦波上，將結(jié)果信號(hào)輸入高速ADC。即：

式(4)在時(shí)域圖上的表現(xiàn)如圖3所示。