嵌入式脈象采集儀電路設(shè)計(jì)
作者：
時(shí)間：2010-12-24
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
3 FPGA模塊的關(guān)鍵電路設(shè)計(jì)
3．1 脈象采樣控制器的設(shè)計(jì)
為了使設(shè)計(jì)簡(jiǎn)單化，對(duì)于脈象采集控制的FPGA設(shè)計(jì)，采用在SoPC系統(tǒng)外做控制電路部分，然后通過(guò)SoPC的PIO與SoPC連接。由脈象信號(hào)采樣的組成可知，脈象采集與FPGA相連的只有數(shù)據(jù)線(xiàn)接口和控制線(xiàn)，3路脈搏信號(hào)和3路信號(hào)共用一個(gè)ADC。
由于脈搏信號(hào)的頻率較低，大多在100 Hz以下，所以每一通道的脈搏信號(hào)采樣頻率設(shè)定為1 kHz左右就能滿(mǎn)足采樣的需要，也就是1 ms的時(shí)間間隔要對(duì)3個(gè)通道循環(huán)1遍。每一通道都經(jīng)過(guò)數(shù)據(jù)采集初始化、啟動(dòng)采集、數(shù)據(jù)輸出、鎖存等4步，計(jì)算每一步時(shí)間約為83μs。也就是說(shuō)，如果每一步都能在83μs內(nèi)完成，就可以利用1個(gè)周期為83μs的外部時(shí)鐘控制狀態(tài)的翻轉(zhuǎn)。AD678的轉(zhuǎn)換時(shí)間是5μs，而NIOSⅡ的操作時(shí)間在ns級(jí)，所以 83μs內(nèi)完全能夠完成每一步的操作需要。采集控制部分分為2部分實(shí)現(xiàn)，一部分實(shí)現(xiàn)83μs的時(shí)序，另一部分是采集的狀態(tài)機(jī)設(shè)計(jì)。83μs的實(shí)現(xiàn)采用外部時(shí)鐘分頻的方法，采集狀態(tài)機(jī)的轉(zhuǎn)換受83μs時(shí)序部分的輸出控制。狀態(tài)機(jī)的設(shè)計(jì)中，寸、關(guān)、尺三部分需要循環(huán)一遍，每一部又包括采樣的初始化、啟動(dòng)轉(zhuǎn)換、轉(zhuǎn)換結(jié)束、存數(shù)據(jù)等5步操作。具體源程序如下：
linux操作系統(tǒng)文章專(zhuān)題:linux操作系統(tǒng)詳解（linux不再難懂）
評(píng)論