基于PCIe總線的超高速信號采集卡的設計

2 雙路高速高精度A／D轉換器設計
高速A／D轉換器模塊是采集卡工作的最前端，它的設計優(yōu)劣將決定著采集卡的性能指標。其中信號調理部分的功能就是在保證待測信號不失真的前提下，對輸入的信號進行低噪聲放大、濾波等處理。由于待采集的信號為高頻信號，需要進行阻抗匹配和前置放大，可以選用低失真的有源放大器或射頻變壓器。有源放大器的優(yōu)點是輸入動態(tài)范圍大，在一定帶寬內(nèi)增益可調，缺點是有源設計會引入一定噪聲；射頻變壓器的優(yōu)點是無源設計、帶寬相對高，缺點是增益固定不可調，輸入信號的幅度受到限制，并且給系統(tǒng)帶來插入損耗。綜合考慮系統(tǒng)設計指標要求，本系統(tǒng)選用TI公司的THS4509放大器作為信號調理器件，該運放具有非常好的寬帶特性，增益設置為10 dB時，-3 dB帶寬達l900 MH-z，單電源供電以及輸出共模電壓可調的特性使得THS4509非常適合于高性能的信號采集系統(tǒng)中；考慮到目前市場上難以得到單片A／D轉換器可以達到800 MHz／s采樣率和14 bit分辨率的設計指標，因此采用了兩片ADS5474作為本采集卡的A／D轉換器，該A／D轉換器的最高采樣率為400MHz／s，14 bit的分辨率，-3 dB帶寬達l 400 MHz，LVDS電平的信號輸出可以直接連接至FPGA處理器，方便了系統(tǒng)設計，兩片ADS5474 工作于交叉采樣模式，達到了等效于800 MHz／s的采樣效果。
信號采集是連續(xù)的，而數(shù)據(jù)的上傳是由主機軟件通過DMA方式間斷獲取，因此需要設計大容量的存儲器以緩存數(shù)據(jù)，同時為了達到不間斷采集目的，設計了兩塊存儲區(qū)采用乒乓緩存的工作方式，即一塊存儲區(qū)用于緩存A／D轉換器高速數(shù)據(jù)時，另一塊存儲區(qū)用于將先前已存儲的數(shù)據(jù)上傳。大容量內(nèi)存采用Micron公司的內(nèi)存模塊MT4HTF3264HY-53E，該內(nèi)存模塊容量256 MB，數(shù)據(jù)總線寬度64 bit，采用SODIMM封裝形式，數(shù)據(jù)訪問帶寬最高可達4．3 GB／s，遠超出本系統(tǒng)的需求。
當采集卡工作于最高采樣率800 MHz／s、14 bit分辨率時，轉換的數(shù)據(jù)率將會達到1．6 GB／s，給后續(xù)的數(shù)據(jù)傳輸帶來非常大的壓力。常用的總線如PCI，PXI等已經(jīng)滿足不了如此高的速率要求，本系統(tǒng)采用了8通道的PCIe總線來實現(xiàn)高速數(shù)據(jù)傳輸，每通道運行速率2．5 Gb／-s，采用8b／10b編解碼方式工作，可以得到總數(shù)據(jù)帶寬約2 GB／s，達到實時傳輸數(shù)據(jù)的要求。

3 基于IPCORE的PCIe控制接口設計
PCIe接口控制電路是本采集卡的關鍵模塊，通過PCIe控制核完成主機與采集卡的數(shù)據(jù)交互。PCIe擁有多種組件類型，每一類型均采用了復雜的系統(tǒng)級折衷方案，以滿足嚴格的設計目標。為了能加快產(chǎn)品研發(fā)進度，本設計采用Xilinx公司的Logicore IP for PCI Express來設計PCIe高性能互連設計接口，該IP核占用FPGA資源少、功耗低，包含有物理層、數(shù)據(jù)鏈路層、傳輸協(xié)議層和配置空間。如圖3所示，層與層之間有明確的分工，相比PCI總線不分層的協(xié)議描述更加抽象，傳輸協(xié)議層與數(shù)據(jù)鏈路層負責將采集到的數(shù)據(jù)按批次組包，包在層與層之間傳遞時會附加對應的校驗和幀信息。PCIe標準使用應答重傳機制，在數(shù)據(jù)鏈路層包括相應的應答延遲和重傳延遲定時器，這兩個定時器收到串行解串模塊與傳輸介質延遲的影響比較大，太小的重傳延遲往往會造成不必要的重傳，從而顯著降低性能，因此在不同的采集環(huán)境下需要進行針對性的調整。設計中這兩個定時器的值可以通過軟件界面進行配置修改，通過驅動軟件來動態(tài)修正兩個定時器以達到采集傳輸性能的最優(yōu)化。