板級(jí)備件通用測(cè)試系統(tǒng)設(shè)計(jì)

0 引 言
隨著導(dǎo)彈武器裝備備件的日益增多，對(duì)交付部隊(duì)的多品種單板備件的測(cè)試維護(hù)就顯得尤為重要，必須有與之配套的電子測(cè)試設(shè)備，以適應(yīng)這種形勢(shì)，因此考慮引用綜合測(cè)量技術(shù)、自動(dòng)化技術(shù)和計(jì)算機(jī)技術(shù)于一體的自動(dòng)測(cè)試系統(tǒng)來降低部隊(duì)對(duì)單板備件測(cè)試的難度和復(fù)雜度，提高維護(hù)水平，使單板備件的測(cè)試簡(jiǎn)單化，通用化。

1 設(shè)計(jì)內(nèi)容及方法
1．1 硬件設(shè)計(jì)思路
備件板卡可以從總線和功能上進(jìn)行分類，但是由于總線和功能的繁雜，目前還不能統(tǒng)一。如果單純按照總線分類測(cè)試，可以采用的方案是一個(gè)主板擴(kuò)展數(shù)個(gè)總線，以適合不同的接口模板，模式框圖如圖1所示。如此實(shí)現(xiàn)對(duì)于總線測(cè)試而言是實(shí)現(xiàn)了一部分功能測(cè)試(無法測(cè)試CPU板)。如果按照功能分類測(cè)試，更是無法做到統(tǒng)一的。

依據(jù)以上論述，硬件設(shè)計(jì)首先應(yīng)該做到的就是必須統(tǒng)一總線接口，并做到總線接口可配置。實(shí)現(xiàn)總線接口統(tǒng)一后(不考慮接口功能測(cè)試)，測(cè)試方案可以簡(jiǎn)化，如圖2所示。

統(tǒng)一總線接口的目的：在硬件連接達(dá)到統(tǒng)一的情況下，總線仿真板可以通過編程實(shí)現(xiàn)需要的總線形式。從本系統(tǒng)來講，總線仿真板可以實(shí)現(xiàn)圖1提到的6種總線?？偩€仿真板的硬件邏輯框圖如圖3所示。

總線仿真板的基本工作原理如下：測(cè)試主機(jī)通過“測(cè)試數(shù)據(jù)、命令信息存儲(chǔ)單元”發(fā)送數(shù)據(jù)與命令，現(xiàn)場(chǎng)可編程門列陣(FPGA)在獲得了相應(yīng)的命令信息后，實(shí)現(xiàn)測(cè)試總線和數(shù)據(jù)的仿真。FPGA的內(nèi)容是可在線重新配置的，它可以隨時(shí)按照主機(jī)的要求進(jìn)行邏輯接口的電氣轉(zhuǎn)換，同時(shí)也可以按照測(cè)試主機(jī)的要求實(shí)現(xiàn)測(cè)試數(shù)據(jù)的發(fā)送。