基于AD9854的非線性調(diào)頻脈壓雷達(dá)信號(hào)的產(chǎn)生技術(shù)

摘要：由于非線性調(diào)頻(NLFM)信號(hào)固有的距離旁瓣較低而無需加權(quán)處理，避免失配損失而倍受關(guān)注。介紹一種基于直接數(shù)字頻率合成(DDS)的非線性調(diào)頻信號(hào)的硬件系統(tǒng)結(jié)構(gòu)和軟件設(shè)計(jì)方法。該設(shè)計(jì)主要通過控制DDS器件AD9854，采用折線型逼近方式產(chǎn)生非線性調(diào)頻信號(hào)。實(shí)驗(yàn)證明該設(shè)計(jì)滿足要求。
關(guān)鍵詞：非線性調(diào)頻(NLFM)；直接數(shù)字合成(DDS)；AD9854；旁瓣抑制

1 引言
雖然線性調(diào)頻信號(hào)在提高雷達(dá)性能方面已經(jīng)展現(xiàn)了顯著的優(yōu)勢(shì)，但其脈沖壓縮時(shí)會(huì)有較高的旁瓣，不便于鄰近弱目標(biāo)的檢測(cè)。若采用失配加窗的方法抑制距離旁瓣，又會(huì)引起信噪比損失，降低雷達(dá)的距離分辨力。非線性調(diào)頻信號(hào)因其固有的距離旁瓣較低，無需加權(quán)就可獲得很高的主旁瓣比、較窄的主瓣寬度和良好的多普勒響應(yīng)能力。另外，從雷達(dá)信號(hào)的低截獲概率方面考慮，由于時(shí)寬帶寬的平方根與截獲因子成反比，脈沖壓縮信號(hào)也是實(shí)現(xiàn)雷達(dá)低截獲概率的主要技術(shù)措施之一，所以研究產(chǎn)生非線性調(diào)頻信號(hào)具有重要的現(xiàn)實(shí)意義。采用現(xiàn)今流行的DDS器件(AD9854)，做為主控制器件通過分段線性折線逼近法硬件，產(chǎn)生非線性調(diào)頻信號(hào)。

2 基本原理
2．1 S型調(diào)頻函數(shù)設(shè)計(jì)
非線性調(diào)頻函數(shù)設(shè)計(jì)主要是S型調(diào)頻函數(shù)的設(shè)計(jì)，其產(chǎn)生的主要方法是基于各種窗函數(shù)進(jìn)行波形設(shè)計(jì)，常用的窗函數(shù)有海明窗(Hamming)、漢寧窗(Hanning)、余弦4次方窗，布萊克曼(Blackman)窗等，這里采用海明窗設(shè)計(jì)。
利用相位逗留原理，海明窗的窗函數(shù)可得到信號(hào)的群延時(shí)為：

式中，k為常數(shù)，且滿足為信號(hào)調(diào)頻帶寬。
式(1)求反函數(shù)，得到信號(hào)的調(diào)頻函數(shù)f(t)=T-1(f)，因而相位函數(shù)為：

實(shí)際上，很難將式(1)的反函數(shù)寫成解析形式，而只能得到其數(shù)值反函數(shù)，這樣式(2)的連續(xù)積分變?yōu)閿?shù)值積分，故非線性調(diào)頻信號(hào)的產(chǎn)生則基于數(shù)值方法實(shí)現(xiàn)。
設(shè)置信號(hào)的各參數(shù)：時(shí)寬τ=20μs，帶寬B=4 M，采樣頻率fS=2B，2(f)=0．54+0．46cos(2πf／B)，然后對(duì)信號(hào)脈壓仿真，圖1給出非線性調(diào)頻信號(hào)不加窗和加窗后的脈壓效果對(duì)經(jīng)，可看出，非線性調(diào)頻NLFM的脈壓具有良好的旁瓣抑制，加窗后的脈壓只比不加窗減少了約9 dB。

2．2 DDS原理
圖2為DDS的基本原理框圖，它主要由標(biāo)準(zhǔn)參考頻率源、相位累加器、波形存儲(chǔ)器、數(shù)模轉(zhuǎn)換器等組成。其中，參考頻率源是一個(gè)高穩(wěn)定的晶體振蕩器，其輸出信號(hào)用于DDS中各部件同步工作。DDS作為一種頻率合成器，應(yīng)用取樣原理。即以較高的參考頻率作為取樣時(shí)鐘，在時(shí)鐘的每個(gè)周期內(nèi)，希望輸出得到頻率波形取樣值。輸出取樣值的大小由相位累加器輸出的相位決定，而輸出波形的頻率由送入DDS的頻率控制字FTW決定。

3 硬件結(jié)構(gòu)設(shè)計(jì)及軟件實(shí)現(xiàn)
3．1 AD9854簡(jiǎn)介
AD9854數(shù)字合成器是采用先進(jìn)的DDS技術(shù)，并有2個(gè)內(nèi)部高速、高性能的正交D／A轉(zhuǎn)換器實(shí)現(xiàn)數(shù)字可編程的I和Q路合成器功能。當(dāng)AD9854作為精確的時(shí)鐘源時(shí)，它能產(chǎn)生高穩(wěn)定度，頻率、相位、幅度均可編程的正弦和余弦輸出且能用作一個(gè)靈活的本振，應(yīng)用通信、雷達(dá)等領(lǐng)域。AD9854的高速DDS內(nèi)核提供了48位的頻率分辨率(當(dāng)SYSCLK為300 MHz時(shí)，調(diào)節(jié)分辨率1Hz)，相位截?cái)嗟?7位，保證良好的SFDR。AD9854的電路結(jié)構(gòu)允許產(chǎn)生頻率達(dá)到150 MHz的正交輸出信號(hào)，它能在高達(dá)100 MHz／s更新頻率下進(jìn)行數(shù)字調(diào)節(jié)。
3．2 硬件設(shè)計(jì)方案
信號(hào)產(chǎn)生系統(tǒng)硬件主要有AD9854，ADSP21065L，帶通濾波器，F(xiàn)PGA噪聲產(chǎn)生電路，DDS輸出中頻信號(hào)增益控制，噪聲信號(hào)相加電路，以及相關(guān)的時(shí)鐘，電源，F(xiàn)PGA控制等功能單元。DDS模塊主要由AD9854，ADSP21065L和相應(yīng)的FPGA控制邏輯構(gòu)成。ADSP21065L根據(jù)FPGA的控制時(shí)序來設(shè)置DDS的工作方式和控制字。圖3為信號(hào)產(chǎn)生系統(tǒng)的硬件邏輯框圖。