基于AD9854的非線性調(diào)頻脈壓雷達信號的產(chǎn)生技術(shù)

具體模塊功能說明：
(1)DDS控制模塊 ADSP21065L外部輸入20 MHz時鐘，最高工作在60 MHz，主要控制AD9854，向AD9854寫控制字，中斷輸入IRQ0～IRQ2接FPGA，外部采用上拉電平。其中，一個作為雷達的重頻周期信號，一個作為雷達波形的時序信號，而另一個保留。Flag0～Flag11是雙向輸入引腳，主要為AD9854產(chǎn)生3個控制信號，也可作為外部的輸入控制信號，要求外部可控。ADSP-21065L的外部供電電源為3．3 V，采用板上(REG1117)直流變換器實現(xiàn)。ADSP21065L的加載采用EPROM(27C512)方式，用JTAG調(diào)試。FPGA采用Cyclone系列的EP1C3T144，主要產(chǎn)生各種控制信號和時序信號。FPGA的輸出信號有：輸出 1路復位信號到DSP和AD9854，AD9854的控制信號CS、WR、UPCLK和F／B／H。20 MHz的DSP時鐘信號和40 MHz的AD9854時鐘信號。
(2)DDS信號產(chǎn)生模塊 DDS AD9854的最高工作頻率是300 MHz，它主要接收ADSP-21065L的控制字，產(chǎn)生脈沖雷達波形。當外部輸入40 MHz時，內(nèi)部頻率倍增器設置其工作頻率為200 MHz。其工作電壓3．3 V，也可由外部輸入的直流電源經(jīng)過本板的兩片REG1117型DC-DC變換器變換得到。AD9854有5種可編程的工作模式，選擇一種模式需要編程控制寄存器(并行地址1FH)中的mode0，mode1，mode2。5種可編程的工作模式為：單音調(diào)(模式000)；非斜升的FSK(模式001)；斜升FSK(模式010)；線性調(diào)頻脈沖(模式011)；相位編碼(模式100)。對于NLFM信號，采用線性調(diào)頻折線逼近式實現(xiàn)，如圖4所示。因此，將調(diào)頻區(qū)域分為幾段，每段用不同的線性調(diào)頻逼近，即第一段更新頻率字，后面每段起更新頻率增量字，時間增量字就能實現(xiàn)折線型NLFM信號。

(3)電源模塊 該信號產(chǎn)生模塊的輸入電源具有+5 V和-5 V，需要產(chǎn)生3.3 V，1．5 V，利用5片REG1117實現(xiàn)。其中1片為DSP，2片為AD9854，2片分別為FPGA產(chǎn)生3．3 V和1．5 V。若其余的I／O設備也需使用3.3 V，則與FPGA共用。
3．3 軟件實現(xiàn)方法
在確定線性調(diào)頻LFM信號或非線性調(diào)頻NLFM信號的時頻曲線后，根據(jù)信號的形式及附帶參數(shù)，設置并實時控制DDS等硬件產(chǎn)生所需的調(diào)頻信號。通過分析可知AD9854具有線性調(diào)頻產(chǎn)生模式，所以只需設置線性調(diào)頻信號的其模式控制字、頻率控制字、頻率增量字、時間增量字，并在適當?shù)臅r間停止輸出，就可得到所需時寬的LFM信號。但對于NLFM，需要對其調(diào)頻函數(shù)進行分段、逼近才能得到。常用的方法有階梯形逼近和折線形逼近兩種。在同樣采樣間隔條件下，折線形逼近的誤差要小的多，因為根據(jù)曲線多項式展開擬合理論分析，折線形逼近的誤差是二次項以上的成分，而階梯形逼近的誤差是一次項以上的成分。并且對于要產(chǎn)生的反S型NLFM信號，中間一段接近線性調(diào)頻，所以只需對其兩端細化處理，而中間部分線性處理，這樣在盡可能少的分段情況下得到高精度的NLFM信號，減少頻繁更新DDS控制字而帶來的更新延時。圖5為理想信號脈壓和近似信號脈壓的對比。

4 結(jié)語
實驗結(jié)果表明，近似后的信號主旁瓣比只降低5 dB，完全可達到所需的性能指標。從器件的選取考慮，由于AD9854為并行數(shù)據(jù)操作，其速度遠遠高于串行操作，實現(xiàn)了更高頻率變化的NLFM信號，同時，該器件具有48位的相位累加器字長，頻率分辨率可達7．2x10-7Hz，這是傳統(tǒng)頻率合成技術(shù)所難以實現(xiàn)的。