新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動(dòng)態(tài) > 智芯科技與Cadence合作開發(fā)基于CSMC流程的先進(jìn)設(shè)計(jì)庫

智芯科技與Cadence合作開發(fā)基于CSMC流程的先進(jìn)設(shè)計(jì)庫

作者:電子設(shè)計(jì)應(yīng)用 時(shí)間:2003-08-27 來源:電子設(shè)計(jì)應(yīng)用 收藏
設(shè)計(jì)系統(tǒng)公司和智芯技術(shù)有限公司(IPCore)今天聯(lián)合宣布雙方合作開發(fā)了第一個(gè)基于CSMC流程的數(shù)字設(shè)計(jì)庫,并經(jīng)過實(shí)際客戶設(shè)計(jì)驗(yàn)證。是第一個(gè)與IPCore合作開發(fā)基于CSMC流程的從RTL到GDSII數(shù)字設(shè)計(jì)庫的EDA公司。

“智芯科技是國內(nèi)ASIC設(shè)計(jì)服務(wù)市場的主要公司,擁有應(yīng)對0.18微米以上設(shè)計(jì)挑戰(zhàn)的先進(jìn)設(shè)計(jì)方法。另一方面,全球,特別是中國,對成熟技術(shù)的需求仍然很大。我們選擇先進(jìn)的深亞微米設(shè)計(jì)工具作為我們的設(shè)計(jì)平臺,并合作開發(fā)基于CSMC流程的數(shù)字設(shè)計(jì)庫,來滿足客戶對設(shè)計(jì)效率和品質(zhì)的要求”,智芯科技工程服務(wù)副總裁趙一塵表示。

IPCore-CSMC-Cadence 0.5微米數(shù)字設(shè)計(jì)庫是一個(gè)完整地從RTL到GDSII的流程,包含了所有設(shè)計(jì)環(huán)節(jié),如邏輯綜合,仿真和設(shè)計(jì)實(shí)現(xiàn),RC參數(shù)提取和物理驗(yàn)證,采用了Cadence NC-Sim, Buildgates, SE-Ultra, Assura 和 Dracula,完全適用于CSMC 0.5微米技術(shù),特別為中國市場的需求而定制。

“作為全球EDA的領(lǐng)導(dǎo)供應(yīng)商,我們很高興和智芯科技合作開發(fā)起第一個(gè)設(shè)計(jì)庫。它融合了智芯科技的設(shè)計(jì)方法和Cadence成熟的數(shù)字設(shè)計(jì)和驗(yàn)證技術(shù),以及CSMC流程庫,能幫助用戶縮短上市時(shí)間,降低成本以及保證最佳質(zhì)量?!盋adence中國及香港區(qū)總裁陳萍生博士表示。http://www.csmc.com.cn



關(guān)鍵詞: Cadence

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉