關于晶振及其典型應用的探討

　　2、相位噪聲

　　相位噪聲：在頻域上，數(shù)據(jù)偏移量用相位噪聲來定義。如圖2所示為典型的相位噪聲曲線圖。橫軸代表頻率，單位是Hz，縱軸代表功率譜密度，單位是dBc/Hz。

　　對于頻率為f0的時鐘信號而言，如果信號上不含抖動，則信號的所有功率應集中在頻率點f0處，由于任何信號都存在抖動，這些抖動有些是隨機的，有些是確定的，分布于相當廣的頻帶上，因此抖動的出現(xiàn)將使信號功率被擴展到這些頻帶上。信號的相位噪聲，就是信號在某一特定頻率處的功率分量，將這些分量連接成的曲線就是相位噪聲曲線。相位噪聲通常定義為在某一給定偏移處的dBc/Hz值，其中dBc是以dB為單位的該功率處功率與總功率的比值。如一個振蕩器在某一偏移頻率處的相位噪聲定義為在該頻率處1Hz帶寬內的信號功率與信號總功率的比值，即在fm頻率處1Hz范圍內的面積與整個噪聲頻率下的所有面積之比。

　　圖2 信號相位噪聲曲線圖

　　從相位噪聲曲線圖可知，絕大多數(shù)抖動都集中在頻率f0附近，距離f0越遠的頻段，抖動能量越小。

　　以下面的例子為例，說明對時鐘輸入的要求：

　　RMS JPER(12kHz~20MHz)：0.5ps

　　相位噪聲(10~100kHz)：-120dBc/Hz

　　這實際上是兩個要求，一個是要求在頻段12kHz~20MHz內，均方根抖動不能大于0.5ps;另一方面要求在頻段10~100kHz內，任何頻點處的功率譜密度都不能超過-120dBc/Hz。

　　使用頻譜分析儀測量相位噪聲的步驟：

　　(1) 在頻譜分析儀上設置與被測信號頻率相同的中心頻率(Center Frequence)，并使被測信號靠近屏幕的左側。

　　(2) 在頻譜分析儀上設置參考電平(REF LEVEL)，略大于或等于被測載波信號的實際輸出電平值。

　　(3) 在頻譜分析儀上根據(jù)被測信號頻率的大小設置適當?shù)膾哳l寬度(SPAN)、分辨率帶寬(RWB)、視頻帶寬(VBW)使其能顯示被測信號在有效帶寬內的一個或兩個噪聲邊帶。

　　(4) 用頻譜分析儀分別測量載波功率PC和指定偏離載波f處的邊帶噪聲功率Pm。也可以直接用頻譜分析儀的ΔMARKER功能測出PC和Pm的差值，并記錄此時的RBW。

　　(5) 對指定頻偏點的單邊帶相位噪聲按以下公式計算歸一化的相位噪聲值。

　　Ψ(f)=Pm/Pc-10lg1.2RBW/(1Hz)+2.5

　　如果頻譜分析儀具備歸一化的相位噪聲計算分析測量軟件，則可直接測得已經歸一化的相位噪聲值。

　　測試中的注意事項：

　　(1) 頻譜儀的本振相位噪聲應低于被測源的相位噪聲。(對于有源晶振而言，該點一般都滿足)。

　　(2) 頻譜儀應去多次測試平均值。

　　(3) 頻譜儀的分辨率帶寬RBW值應盡量小。

　　三、晶振電路設計

　　有源晶振EMC標準設計電路如下：

　　原理圖注意事項：

　　(1) 有源晶振的電源引腳最好不要直接接電源，而是通過一個磁珠后接入，這可大大降低電源噪聲對時鐘輸出頻率的影響。晶振電源的去耦電容的匹配也很重要，去耦電容一般選3個，容值依次遞減。

　　(2) 有源晶振的時鐘輸出端串聯(lián)一個小電阻，作用是為了減少信號反射，以免造成信號反射引起的信號過沖。電阻R1是預留匹配設計，可根據(jù)實驗情況進行阻值調整。其具體作用如下：

　　可以減少諧波。有源晶振的輸出是方波，當阻抗嚴重不匹配的時候將引起諧波干擾。加上串聯(lián)電阻后，該電阻與輸入電容構成RC電路，將方波變成正弦波。

　　可以進行阻抗匹配，減少反射信號的干擾。

　　(3) C5是預留設計，可根據(jù)實驗情況進行調整，它的作用是：與串聯(lián)電阻組成RC濾波電路，減少時鐘信號的過沖。

　　PCB設計注意事項：

　　(1) 耦合電容應盡量靠近晶振的電源引腳，位置擺放順序：按電源流入方向，依容值從大到小依次擺放，容值最小的電容最靠近電源引腳。

　　(2) 晶振的外殼必須接地，可以晶振的向外輻射，也可以屏蔽外來信號對晶振的干擾。

　　(3) 晶振下面不要布線，保證完全鋪地，同時在晶振的300mil范圍內不要布線，這樣可以防止晶振干擾其他布線、器件和層的性能。

　　(4) 時鐘信號的走線應盡量短，線寬大一些，在布線長度和遠離發(fā)熱源上尋找平衡。

　　(5) 晶振不要放置在PCB板的邊緣，在板卡設計時尤其注意該點。