MACsec IP核大幅提升數(shù)據(jù)中心安全性

數(shù)據(jù)中心設備設計人員將結合采用基于FPGA的內(nèi)核來提供安全的高性能以太網(wǎng)鏈路。

云存儲和IT服務外包對IT經(jīng)理而言極富吸引力，因為這不僅能降低成本，而且還可減輕支持工作。然而有一個大的顧慮就是，這樣做會使敏感數(shù)據(jù)流出公司防火墻外，造成安全隱患。這種顧慮是完全可以理解的，因為信息對于許多公司而言是最寶貴的資產(chǎn)，無論是會計、客戶還是制造相關的數(shù)據(jù)。

而現(xiàn)在，設備制造商能夠通過使用賽靈思基于FPGA的解決方案來提高性能和安全水平。滿足以太網(wǎng)新標準MACsec要求的Algotronix綜合安全子系統(tǒng)采用基于賽靈思FPGA的高性能、低時延、高能效IP核。

基于FPGA的解決方案比基于軟件的解決方案速度要快得多。此外，專用硬件可接管系統(tǒng)處理器，使其處理其它任務，如深度數(shù)據(jù)包檢查等?；蛘?，設計人員也可采用成本更低的處理器。

加密和認證

保護信息的一個顯著策略就是當數(shù)據(jù)在網(wǎng)絡中傳輸和在數(shù)據(jù)中心周圍移動時對其進行加密。一旦數(shù)據(jù)被非授權方滲透網(wǎng)絡鏈路而攔截，數(shù)據(jù)加密能夠確保其無法被讀取。原則上，數(shù)據(jù)還應經(jīng)過認證，從而確保其完整性。消息認證旨在檢測原始加密數(shù)據(jù)是否已被篡改，包括因傳輸錯誤而造成變更，抑或是被攻擊者為從中牟利而惡意破壞。

目前以太網(wǎng)傳輸已成為主流通信方式，這是一種既高效又具有可擴展性的高速傳輸方法。隨著以太網(wǎng)標準的普及，以太網(wǎng)傳輸成本不斷降低，這一優(yōu)勢使其更加引人注目，進而確保以太網(wǎng)繼續(xù)成為首選的L2技術。不過，就在幾年以前，以太網(wǎng)標準還沒有任何加密規(guī)范要求，只能采用運行在通信協(xié)議棧上層的IPsec等技術來完成加密工作。

現(xiàn)在，根據(jù)IEEE 802.1AE標準，最新以太網(wǎng)標準擴展版本新增了大量安全措施。該技術在幾年前正式確定，其采用集成式安全系統(tǒng)來加密并認證消息，同時檢測并應對一系列網(wǎng)絡攻擊。該標準被稱為“媒體接入控制安全(Media Access Control Security)”標準，常常簡稱為“MACsec”。Algotronix從幾年前就開始努力推出能夠根據(jù)多種不同數(shù)據(jù)速率要求提供硬件加速加密功能的IP核。

(Algotronix還可提供面向IPsec的IP核，該產(chǎn)品與MACsec產(chǎn)品的接口類似，對需要支持雙重標準的系統(tǒng)而言是不錯的選擇。)

簡要介紹MACsec系統(tǒng)，幫助了解規(guī)范的全面性，同時深入說明實現(xiàn)該規(guī)范的復雜程度。

信任實體

MACsec指的是由網(wǎng)絡上的節(jié)點組成的一系列信任實體。每個節(jié)點都能接收加密消息和明文消息，而系統(tǒng)策略則用于明確如何處理每條消息。內(nèi)核包括明文消息的旁通選項，無需認證或驗證。與IPsec等作為端到端技術運行在L3/L4的協(xié)議不同，只要數(shù)據(jù)包進入或離開以太網(wǎng)LAN，MACsec就能對每個數(shù)據(jù)包進行解密和驗證。

MACsec適用于星型或總線型LAN等以太網(wǎng)拓撲結構，也可支持點對點系統(tǒng)。

MACsec標準采用安全實體(SecY)方法，也就是每個節(jié)點或實體都具備與其以太網(wǎng)源地址相鏈接的唯一密鑰。為支持多個虛擬SecY，我們設計出了該IP核的1G版本。因此，單個以太網(wǎng)MAC能針對多用戶LAN等應用配備多個與之關聯(lián)的MACsec SecY。MACsec通常與IEEE 801.1X-2010或互聯(lián)網(wǎng)密鑰交換(IKE)配合使用，可實現(xiàn)網(wǎng)絡周圍的安全密鑰分配。

數(shù)據(jù)中心之所以會選擇L2連接功能在數(shù)據(jù)中心內(nèi)移動數(shù)據(jù)包，是為了提高速度，并最大程度地降低時延和減少數(shù)據(jù)包中的開銷數(shù)據(jù)。相比之下，如果用諸如IPsec等安全的L3技術進行通信，消息必須傳到協(xié)議上層進行處理，而這會增加時延。

此外，L2解決方案也能避免創(chuàng)建L3安全策略這一復雜工作。

數(shù)據(jù)中心能夠采用MACsec提供防火墻后臺的保護，或將其用在數(shù)據(jù)中心之間的直接鏈路上。系統(tǒng)管理員可授權設備以安全方式進行通信。設備能夠檢測錯誤或誤用情況，如拒絕服務攻擊(DOS)。

符合可編程要求

市場因需求不同，日趨細分化?？啥ㄖ艶PGA解決方案理想適合于MACsec。起初，MACsec的設計是作為一項技術應用于城域網(wǎng)，而現(xiàn)在在數(shù)據(jù)中心中也找到了其用武之地，這就提高了對基于FPGA的解決方案的整體需求。

Algotronix開發(fā)MACsec內(nèi)核是一個自然演進，因為我們已經(jīng)打造了一系列稱為“AES-GCM”的加密引擎。這些內(nèi)核的運行速率分別為1G、10G和40G。我們通過流水線、提高時鐘速率并從賽靈思Artix器件逐步發(fā)展到Kintex器件乃至Virtex FPGA，來實現(xiàn)上述速率的。我們將利用這些技術來推動Virtex UltraScale™器件上的吞吐量，使其達到100G。

我們使用FPGA中的IP核能夠實現(xiàn)多種不同性能，可支持從1GbE到10 GbE的不同速率(即，內(nèi)核在最壞情況下的實際吞吐量)。此外我們還計劃推出40G和100G的版本。這比基于軟件的系統(tǒng)要快得多。內(nèi)核通常直連接到硬件MAC(如圖1所示)，因為FPGA芯片上的嵌入式存儲器的軟件會盡可能足夠快地傳輸數(shù)據(jù)，以滿足其吞吐量要求。如果在硬件上實現(xiàn)安全功能，同時從未向軟件提供未加密密鑰，那么系統(tǒng)就不那么容易受到特洛伊木馬(Trojan horse)和病毒等常見軟件攻擊。

圖1 – 整個MACsec IP核位于FPGA內(nèi)，可實現(xiàn)最大安全性。

這樣就算IT專業(yè)人士必須考慮系統(tǒng)的整個軟件層面的情況時，也能更方便地分析系統(tǒng)漏洞。

另一個重要考慮事項就是FPGA進行算法加速的系統(tǒng)要大幅降低功耗。加速的算法包括加密函數(shù)等，免得再用軟件去實現(xiàn)加速。FPGA比軟件解決方案的能效明顯要高得多。

所有Algotronix加密內(nèi)核都內(nèi)置了一項重要屬性，那就是能夠在Block RAM或FPGA架構的查找表(LUT)中實現(xiàn)稱為“S-Boxes”的關鍵模塊。有了該屬性，客戶可通過綜合平衡兩種資源類型便能利用現(xiàn)有資源實現(xiàn)設計。比方說，如果MACsec內(nèi)核外的設計未占用大量的BRAM，那么就可用Block RAM來實現(xiàn)S-Boxes，否則就用LUT來實現(xiàn)。

MACSEC細節(jié)

MACsec系統(tǒng)的設計理念是：每個數(shù)據(jù)源使用不同的加密密鑰。接收到消息后，接收器會在片上CAM的列表中進行查找，明確用以解密數(shù)據(jù)包的正確密鑰。每個數(shù)據(jù)包都有編號，確保能檢測并拒絕接收重復或重新發(fā)送的數(shù)據(jù)包，這種方法可防范“中間人”攻擊。

MACsec還會收集有關被拒收的數(shù)據(jù)包數(shù)量的統(tǒng)計數(shù)據(jù)以及拒絕的原因。提供統(tǒng)計數(shù)據(jù)以支持攻擊檢測是超出基本加密隱私、認證和防止重發(fā)功能之外的更高一層的安全性，能讓系統(tǒng)管理器主動應對正在進行的攻擊。

我們采取的方法是對業(yè)經(jīng)驗證的AES-GCM內(nèi)核周圍的MACsec邏輯進行“打包”。就此而言，設計高效快速的加密內(nèi)核只是設計挑戰(zhàn)的一部分。MACsec標準涉及面廣，包括許多變量。

舉例來說，該標準最初只指定128位的加密密鑰。采用128位密鑰，數(shù)據(jù)進行10次轉換(被稱為“輪”)后在內(nèi)核中完成加密過程。該標準經(jīng)修訂后可提供256位加密密鑰，整個數(shù)字加密過程歷經(jīng)14輪。這是通過添加流水線級數(shù)并提高密鑰存儲所需的內(nèi)存帶寬才實現(xiàn)的。

MACsec與以太網(wǎng)流量類型無關，也對更高層協(xié)議透明。推出這些內(nèi)核后，就能方便地將MACsec添加到系統(tǒng)中，從而進一步提高網(wǎng)絡防護。配備MACsec的站點仍能與未采用MACsec額外安全保障機制的其它站點進行通信。

從媒體接入控制器(MAC)將以太網(wǎng)數(shù)據(jù)包提供給MACsec內(nèi)核。您可結合使用1G MACsec內(nèi)核、片上收發(fā)器和三模以太網(wǎng)MAC(TEMAC)構建高效的小型解決方案。每個數(shù)據(jù)包都包含發(fā)起傳輸?shù)脑创a的目的地和地址。該標準保存在MACsec系統(tǒng)中，但一個重要的因素是，在多次反射傳輸中，“源碼”將是傳遞數(shù)據(jù)包的最終設備的地址。因此，與可被視為端到端方案的IPsec不同，MACsec是以逐跳方式工作的。對于每次跳躍，MACsec都要求輸入端的所有加密數(shù)據(jù)進行解密，然后使用分配給傳輸設備的唯一密鑰再重新加密。解密的明文可在每一級提供數(shù)據(jù)包檢查功能，如圖2所示，也能供流量管理器用以管理數(shù)據(jù)流。

在MACsec標準中，圖3給出的報頭包含附加字段“MAC安全標簽(SecTAG)”，其可定義EtherType，并標明數(shù)據(jù)包是否加密。數(shù)據(jù)附加在ICV字段的消息末尾，則表示已經(jīng)認證。

圖2 – 消息在入端口被解密，并在出端口被加密。

圖3 – MACsec幀結構包括MAC安全標簽(SecTAG)字段，其可定義EtherType，并標明數(shù)據(jù)包是否加密。

ICV協(xié)同加密密鑰，可認證包括報頭和MACsec標簽的幀，進而確保幀的源地址和目的地地址都不會被篡改。我們在FPGA架構中實現(xiàn)該邏輯，確保其能夠具備快速的可預測的時序，從而最大程度地降低時延。

MACsec內(nèi)核包括連接到每個源地址的查找表。該表包含的密鑰必須能夠用來成功解密消息，我們精心設計該功能，使其能夠高效實現(xiàn)在LUT和器件的Block RAM中。我們充分利用FPGA解決方案的靈活性，采用實現(xiàn)方案選項(如可采用128位或256位密鑰，也可修改內(nèi)核支持的虛擬SecY數(shù)量)來設計內(nèi)核。

新標準的另一個重要特性就是，MACsec可收集數(shù)據(jù)包級的統(tǒng)計數(shù)據(jù)。系統(tǒng)管理員能夠了解有關信息(如多少數(shù)據(jù)包因為延遲而被拒收，或者因為無效解密密鑰或使用錯誤密鑰而未通過完整性檢查)，并將這些統(tǒng)計數(shù)據(jù)與正確傳輸?shù)臄?shù)據(jù)包數(shù)量進行比較。

MACsec標準可面向點對點應用提供精簡選項。這樣就無需采用CAM從數(shù)據(jù)包中的顯式安全通道標識符和單點到多點操作的選擇方案中確定密鑰。我們的內(nèi)核還可支持關聯(lián)于單個以太網(wǎng)的多個虛擬SecY，這樣，不同的密鑰就能用來加密從MAC傳輸?shù)讲煌康牡氐臄?shù)據(jù)。MACsec標準將這種配置定義為多用戶局域網(wǎng)，因為這就像這些目的地位于不同以太網(wǎng)LAN上一樣。該特性使得系統(tǒng)能夠通過使用不同密鑰加密輸出來對接收設備進行分區(qū)。

數(shù)據(jù)中心可能會采用多個SecY來創(chuàng)建虛擬分區(qū)，這樣客戶A的數(shù)據(jù)就可通過唯一的加密密鑰與客戶B的數(shù)據(jù)劃分開。

數(shù)據(jù)中心內(nèi)部通信可根據(jù)需要進行組織來分隔選定的機架，進而提供虛擬隔離區(qū)。這種功能可保護數(shù)據(jù)完整性，并應對數(shù)據(jù)中心和云應用中的隔離問題。無論是意外錯誤連接還是惡意行為(見圖4)，MACsec系統(tǒng)都能檢測到未經(jīng)認證的數(shù)據(jù)包，系統(tǒng)管理員可通過設置策略將其隔離或刪除。

圖4 – MACsec將拒絕通過錯誤連接抵達的數(shù)據(jù)包，無論是因為意外情況造成還是惡意行為導致。

所有數(shù)據(jù)加密和解密都在端口級進行。除了附加的MACsec報頭和較少的額外時延，打開端口級加密不會增加開支，也不會對性能造成其它影響。

通過采用符合IEEE 802.1AE要求的加密Ethernet Lecel 2方案，設備廠商現(xiàn)在能用這些內(nèi)核推動其系統(tǒng)特色化?；谠频挠脩艨赡芘c其他用戶相互之間不信任，但他們現(xiàn)在能夠從MACsec提供的數(shù)據(jù)機密大獲裨益，并且數(shù)據(jù)源認證功能可進一步保護他們的數(shù)據(jù)。設備制造商則能選擇可用的IP核來滿足1Gb和10 Gb以太網(wǎng)吞吐量的需求。

這種架構設計能通過Kintex或Virtex FPGA器件輕松實現(xiàn)10Gbps的速度。在最壞情況下，該設計只需更改每個數(shù)據(jù)包的密鑰便可支持巨型幀和最小型數(shù)據(jù)包。內(nèi)核符合全面規(guī)范要求，每個MACsec內(nèi)核都能支持各種常用的FPGA產(chǎn)品系列。

配套提供源碼

Algotronix采取了不同尋常的措施，即為所有許可的內(nèi)核提供HDL源碼。這樣做的主要動機是支持客戶檢查，以便確保代碼不含病毒或特洛伊木馬代碼，而且不會強制進入非授權狀態(tài)或操作。有了源碼，就能降低客戶安全審核的成本和復雜性。此外，源碼可加速設計進程，因為工程師能夠方便地嘗試使用諸如加密、解密或加密/解密等不同配置參數(shù)和密鑰長度，并了解其各自仿真內(nèi)核中的信號狀態(tài)。

您可對內(nèi)核進行配置，通過實現(xiàn)較寬的數(shù)據(jù)路徑來提高吞吐量，或通過選擇較窄的數(shù)據(jù)寬度來最大程度地減小FPGA封裝尺寸。擁有源碼還有其它更多優(yōu)勢，包括更便于了解內(nèi)核工作情況;也讓文檔記錄和歸檔變得更快捷方便。

此外，還配套提供了廣泛的驗證測試平臺，可幫助客戶在ModelSim等工具中確認操作是否正確。測試平臺包括MACsec的行為模型和MACsec IP核的自檢版本，能針對行為模型檢查可綜合硬件的輸出。這種自檢設計可在用戶仿真中實現(xiàn)實例化，便于測試實際用戶設計環(huán)境下的內(nèi)核表現(xiàn)，并在錯誤驅動的情況下提供有用的診斷信息。

內(nèi)核可提供許多選項，因此精確的資源數(shù)量將取決于您如何選擇參數(shù)，如數(shù)據(jù)速率、密鑰長度和所選SecY數(shù)量以及其它。然而，賽靈思網(wǎng)站IP部分列出的10G MACsec內(nèi)核采用6,638個slice、20,916個LUT和53個BRAM塊。如需獲取許可證選項，敬請聯(lián)系Algotronix。

賽靈思低功耗 FPGA與Algotronix MACsec內(nèi)核的完美結合為設備制造商實現(xiàn)產(chǎn)品差異化提供了高性能、低時延的解決方案。安全特性使得數(shù)據(jù)中心能夠確保其客戶機密，同時還可幫助安全管理員檢測并打擊惡意行為。