一種移動(dòng)通信信道仿真器的FPGA實(shí)現(xiàn)

在研制數(shù)字移動(dòng)通信系統(tǒng)時(shí)，研發(fā)人員需要在實(shí)際通信環(huán)境中進(jìn)行大量的外場(chǎng)實(shí)驗(yàn)，以便對(duì)所設(shè)計(jì)系統(tǒng)進(jìn)行調(diào)測(cè)。移動(dòng)通信信道仿真器能夠在實(shí)驗(yàn)室環(huán)境下進(jìn)行類似的性能測(cè)試，相比之下，測(cè)試費(fèi)用少、可重復(fù)性強(qiáng)，為通信系統(tǒng)的優(yōu)化設(shè)計(jì)提供了方便。在一個(gè)移動(dòng)通信信道中，同時(shí)存在著大尺度衰落和小尺度衰落，如果研究針對(duì)的是接收機(jī)基帶信號(hào)處理，大多數(shù)情況下只會(huì)用到小尺度衰落模型，因?yàn)榛鶐盘?hào)處理的碼元周期相對(duì)而言都很短，這種情況下信號(hào)在短時(shí)間內(nèi)的變化是一個(gè)重要的考察量，也是基帶信號(hào)處理面對(duì)的主要問(wèn)題，此時(shí)信號(hào)仍然會(huì)受到大尺度衰落的影響，但是這些影響在很短的時(shí)間內(nèi)可以忽略。文中針對(duì)基帶信號(hào)，介紹了一種基于FPGA的移動(dòng)通信信道仿真器設(shè)計(jì)和實(shí)現(xiàn)方案，包括高斯噪聲源的硬件實(shí)時(shí)產(chǎn)生、窄帶多普勒濾波器的設(shè)計(jì)以及多徑衰落信道在FPGA硬件電路中的實(shí)時(shí)處理。

1 信道仿真器及其關(guān)鍵模塊實(shí)現(xiàn)

移動(dòng)通信信道的主要特點(diǎn)是在發(fā)射機(jī)與接收機(jī)之間存在很多的信號(hào)通路，由于建筑物、地表的反射和折射等各通路信號(hào)到達(dá)接收機(jī)的時(shí)間各不相同，加上接收機(jī)處在移動(dòng)狀態(tài)中所導(dǎo)致的衰落.在接收機(jī)端信號(hào)的起伏較大并明顯有時(shí)變性和隨機(jī)性，這就是多徑衰落效應(yīng)，經(jīng)過(guò)數(shù)學(xué)分析以及試驗(yàn)證實(shí)，這種衰落信號(hào)的包絡(luò)服從瑞利概率分布而相位服從均勻概率分布。

瑞利衰落對(duì)傳輸信號(hào)的影響，可近似看作兩個(gè)獨(dú)立的同相和正交高斯噪聲源對(duì)信號(hào)的調(diào)制。離散多徑衰落信道模型可表示為

其中，

為復(fù)路徑衰落，服從瑞利分布，nc(t)、ns(t)分別為窄帶高斯過(guò)程的同相和正交支路的基帶信號(hào)，τk是多徑時(shí)延。多徑衰落信道模型框圖如圖1所示。

瑞利分布衰落模型可通過(guò)首先產(chǎn)生I、Q兩路獨(dú)立的高斯噪聲樣本，經(jīng)窄帶多普勒數(shù)字濾波器，將兩路的信號(hào)相加并進(jìn)行開方運(yùn)算后，形成瑞利衰落的信號(hào)τ(t)，如圖2所示。

1.1 高斯噪聲樣本硬件實(shí)時(shí)產(chǎn)生算法

形成瑞利衰落信號(hào)所需的獨(dú)立高斯噪聲樣本，其產(chǎn)生的算法有很多，最常見的是基于變換的公式產(chǎn)生，該方法可以產(chǎn)生分布特性好的高斯噪聲，但硬件要求高，計(jì)算步驟復(fù)雜，無(wú)法實(shí)時(shí)產(chǎn)生噪聲。文中利用一種通過(guò)運(yùn)用概率論中的中心極限定理，疊加均勻分布數(shù)據(jù)產(chǎn)生高斯噪聲的實(shí)時(shí)算法。

設(shè)隨機(jī)變量x1，x2，…，xn，…相互獨(dú)立，服從均勻分布，數(shù)學(xué)期望和方差均存在且方差大于零，即E(xk)=M，D(xk)=σ2≠0(k=1，2，3…)，則此時(shí)隨機(jī)變量Yn=∑xk將近似地服從高斯分布。

1.1.1 均勻分布數(shù)據(jù)實(shí)時(shí)產(chǎn)生方法

m序列是最常用的一種偽隨機(jī)序列，具有近似白色功率譜，即譜幅度均勻分布的基帶噪聲序列，序列發(fā)生器由帶有狀態(tài)反饋的多級(jí)移位寄存器組成。在邏輯上可以由其連接多項(xiàng)式表達(dá)

f(x)=1+c1x1+c2x2+…+cixi+…+cnxn (2)

式中，xi表示第i級(jí)寄存器的狀態(tài)，ci為系數(shù)，二者只取0或1兩個(gè)值。1個(gè)N級(jí)線性反饋移位寄存器是由N個(gè)串聯(lián)的二元存儲(chǔ)器及1個(gè)模2加反饋邏輯組成。表示反饋線的連接狀態(tài)，ci=1表示連接線接通，第i級(jí)輸出加入反饋中。ci=0表示連接線斷開，第i級(jí)輸出未加入反饋。

實(shí)際應(yīng)用中要求的隨機(jī)噪聲的重復(fù)周期，可由M序列發(fā)生器多少級(jí)移位寄存器確定。例如選用32級(jí)移位寄存器組成的m序列發(fā)生器，移位時(shí)鐘頻為10 MHz，其周期約429秒。m序列發(fā)生器有多種形式的連接多項(xiàng)式可供選擇，I、Q兩路選擇不同的連接多項(xiàng)式，設(shè)置不同的初始值，以最大限度地保證所生成的兩路M序列的相互統(tǒng)計(jì)獨(dú)立性。

1.1. 2 高斯分布數(shù)據(jù)實(shí)時(shí)產(chǎn)生方法

高斯分布數(shù)據(jù)實(shí)時(shí)產(chǎn)生算法根據(jù)前面所述，在實(shí)時(shí)產(chǎn)生均勻分布數(shù)據(jù)的基礎(chǔ)上，只需將若干個(gè)均勻分布數(shù)據(jù)進(jìn)行加權(quán)，根據(jù)中心極限定理，就可產(chǎn)生符合高斯分布的數(shù)據(jù)，利用流水線原理，每個(gè)時(shí)鐘周期可產(chǎn)生一個(gè)高斯數(shù)據(jù)，框圖如圖3所示。

下面利用Modelsim仿真數(shù)據(jù)確定最少需要多少組均勻分布的隨機(jī)數(shù)相加，才可以獲得可以接受的高斯分布數(shù)據(jù)。

如圖4為均勻分布隨機(jī)數(shù)相疊加后數(shù)據(jù)分布效果圖，由圖可知8組疊加的數(shù)據(jù)分布即可近似符合高斯分布，考慮到硬件資源的問(wèn)題，可以選擇8組疊加。

1.2 基帶多譜勒濾波器的設(shè)計(jì)

窄帶數(shù)字濾波器的特點(diǎn)是通帶和阻帶間尖銳的過(guò)渡帶，與抽樣頻率相比，通帶是一個(gè)非常小的量，因此窄帶FR濾波器通常需要很多的系數(shù)。在高采樣率的條件下，進(jìn)行窄帶多普勒濾波器的設(shè)計(jì)是非常困難的。利用多級(jí)結(jié)構(gòu)并使用特殊濾波器可以有效地實(shí)現(xiàn)窄帶FIR濾波器，通過(guò)多個(gè)濾波器的級(jí)聯(lián)，放寬對(duì)每個(gè)濾波器的要求。

在移動(dòng)通信信道中，基帶信號(hào)受到多普勒衰落的功率譜可近似表示為

其中，B為常數(shù)，由于此常數(shù)項(xiàng)對(duì)所有頻率分量均有相同的增益，可以設(shè)為1。

生成一個(gè)功率譜滿足|H(f)|的隨機(jī)過(guò)程基本實(shí)現(xiàn)方式有兩種，一種基于濾波器，另一種基于FFT，使其幅度響應(yīng)逼近|H(f)|。在Matlab的FDAtool工具中，針對(duì)低通濾波器不能精準(zhǔn)描述|H(f)|形狀，專門提供了設(shè)計(jì)類似多普勒濾波器這樣具有特定頻譜形狀的Arbitrary Magnitude選項(xiàng)。圖5給出所設(shè)計(jì)的濾波器的頻譜幅度響應(yīng)。

在設(shè)計(jì)時(shí)，首先在計(jì)算機(jī)上通過(guò)MATLAB軟件生成不同最大多普勒頻移對(duì)應(yīng)的多普勒FIR濾波器系數(shù)，存放在RAM中，當(dāng)仿真器工作時(shí)，由外部主控單元以消息傳送的方式選擇對(duì)應(yīng)的多普勒濾波器系數(shù)。

1.3 時(shí)延模塊的FPGA實(shí)現(xiàn)

如圖1，基帶信號(hào)通過(guò)不同時(shí)延與各路徑的衰落系數(shù)相乘，然后各路徑疊加輸出即多級(jí)衰落信號(hào)。各路徑時(shí)延可采用計(jì)數(shù)分頻來(lái)實(shí)現(xiàn)，例如延遲1μs，工作時(shí)鐘為100 MHz，則計(jì)算100個(gè)時(shí)鐘周期，即延時(shí)為1μs。

2 結(jié)論

在系統(tǒng)的設(shè)計(jì)過(guò)程中，移動(dòng)無(wú)線信道仿真器可以將外場(chǎng)試驗(yàn)環(huán)境搬到內(nèi)場(chǎng)，大大縮短了產(chǎn)品的研制時(shí)間和費(fèi)用。本文給出了一種簡(jiǎn)單靈活而且能夠反映實(shí)際信道傳播特性的移動(dòng)信道模型，介紹了模型高斯噪聲源的硬件實(shí)時(shí)產(chǎn)生、窄帶多普勒濾波器的設(shè)計(jì)以及多徑衰落信道在FPGA硬件電路中的實(shí)時(shí)處理等技術(shù)，為實(shí)際無(wú)線通信系統(tǒng)設(shè)計(jì)提供理論參考和支持，此半實(shí)物移動(dòng)通信信道仿真器能為實(shí)際移動(dòng)通信設(shè)備的優(yōu)化設(shè)計(jì)提供良好的解決方案。