新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > FPGA學(xué)習(xí)需要注意的幾個(gè)重要問題

FPGA學(xué)習(xí)需要注意的幾個(gè)重要問題

作者: 時(shí)間:2016-10-16 來源:網(wǎng)絡(luò) 收藏

1.基礎(chǔ)問題

本文引用地址:http://butianyuan.cn/article/201610/308365.htm

FPGA的基礎(chǔ)就是數(shù)字電路和HDL語言,想學(xué)好FPGA的人,建議床頭都有一本數(shù)字電路的書,不管是哪個(gè)版本的,這個(gè)是基礎(chǔ),多了解也有助于形成硬件設(shè)計(jì)的思想。 在語言方面,建議初學(xué)者學(xué)習(xí)Verilog語言,VHDL語言語法規(guī)范嚴(yán)格,調(diào)試起來很慢,Verilog語言容易上手,而且,一般大型企業(yè)都是用Verilog語言。

2.EDA工具問題

熟悉幾個(gè)常用的就可以的,開發(fā)環(huán)境QuartusII ,或ISE 就可以了,這兩個(gè)基本是相通的,會(huì)了哪一個(gè),另外的那個(gè)也就很Easy了。功能仿真建議使用Modelsim ,如果你是做芯片的,就可以學(xué)學(xué)別的仿真工具,做FPGA的,Modelsim就足夠了。綜合工具一般用Synplify,初學(xué)先不用太關(guān)心這個(gè),用Quartus綜合就OK了。

3.硬件設(shè)計(jì)思想問題

對于初學(xué)者,特別是從軟件轉(zhuǎn)過來的,設(shè)計(jì)的程序既費(fèi)資源又速度慢,而且很有可能綜合不了,這就要求我們熟悉一些固定模塊的寫法,可綜合的模塊很多書上都有,語言介紹上都有,不要想當(dāng)然的用軟件的思想去寫硬件。

4.學(xué)習(xí)習(xí)慣問題

FPGA學(xué)習(xí)要多練習(xí),多仿真,signaltapII是很好的工具,可以看到每個(gè)信號的真實(shí)值,建議初學(xué)者一定要自己多動(dòng)手,光看書是沒用的。關(guān)于英文文檔問題,如果要學(xué)會(huì)Quartus II的所有功能,只要看它的handbook就可以了,很詳細(xì),對于IT行業(yè)的人,大部分知識來源都是英文文檔,一定要耐心看,會(huì)從中收獲很多的。

5.算法問題

做FPGA的工程師,最后一般都是專攻算法了,這些基礎(chǔ)知識都是順手捏來的,如果你沒有做好搞理論的準(zhǔn)備,學(xué)FPGA始終只能停留在初級階段上。 對于初學(xué)者,數(shù)字信號處理是基礎(chǔ),應(yīng)該好好理解,往更深的方向,不用什么都學(xué),根據(jù)你以后從事的方向,比如說通信、圖像處理,雷達(dá)、聲納、導(dǎo)航定位等。

FPGA設(shè)計(jì)的注意事項(xiàng)

不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師,甚或擁有所有這些頭銜,只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA,你就很可能需要努力解決好器件配置、電源管理、IP集成、信號完整性和其他的一些關(guān)鍵設(shè)計(jì)問題。不過,你不必獨(dú)自面對這些挑戰(zhàn),因?yàn)樵诋?dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會(huì)面對這些問題,而且他們已經(jīng)提出了一些將令你的設(shè)計(jì)工作變得更輕松的設(shè)計(jì)指導(dǎo)原則和解決方案。



關(guān)鍵詞: FPGA Verilog語言 QuartusII

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉