新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)

高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)

作者: 時(shí)間:2016-10-29 來(lái)源:網(wǎng)絡(luò) 收藏

摘要 文中對(duì)適用于的基于數(shù)字濾波平方的算法進(jìn)行了研究。通過(guò)對(duì)在高速數(shù)據(jù)傳輸通信中,該環(huán)路的定時(shí)誤差估計(jì)模塊進(jìn)行并行結(jié)構(gòu)實(shí)現(xiàn),大幅降低了系統(tǒng)對(duì)于時(shí)鐘的要求,且更加易于實(shí)現(xiàn);將文中所提部分與其他文獻(xiàn)中的方法做了對(duì)比,表明所用方法可以達(dá)到更好的效果。最后進(jìn)行的Matlab仿真以及硬件實(shí)現(xiàn),結(jié)果表明,該環(huán)路可以實(shí)現(xiàn)突發(fā)與非突發(fā)情況下的高速數(shù)傳

本文引用地址:http://www.butianyuan.cn/article/201610/308515.htm

目前,數(shù)字通信系統(tǒng)正向高速全數(shù)字化方向發(fā)展。在全數(shù)字接收機(jī)定時(shí)同步中,主要包括兩個(gè)關(guān)鍵點(diǎn):定時(shí)誤差估計(jì)和。傳統(tǒng)的定時(shí)同步方法中一般直接調(diào)節(jié)本地采樣時(shí)鐘以達(dá)到采樣最佳的效果,而在全數(shù)字接收機(jī)中,本地采樣時(shí)鐘不變,通過(guò)計(jì)算定時(shí)誤差控制產(chǎn)生重采樣時(shí)鐘達(dá)到最佳采樣。通過(guò)產(chǎn)生重采樣時(shí)鐘達(dá)到定時(shí)同步的方法常用的有Gardner算法和數(shù)字濾波平方法。二者同屬定時(shí)同步中的內(nèi)插法,對(duì)載波信號(hào)不敏感,可以先于載波同步進(jìn)行,差別在于Gardner屬于反饋式,而數(shù)字濾波平方法屬于前饋式,所以后者的同步時(shí)間更短更適合處理突發(fā)信號(hào),因此在存在突發(fā)情況的全數(shù)字接收機(jī)中得到了廣泛應(yīng)用。數(shù)字濾波平方法適用于正在研究項(xiàng)目中,要求可以處理突發(fā)情況下MPSK與MQAM調(diào)制信號(hào)的定時(shí)同步,并且在高速通信情況下,通過(guò)對(duì)算法的定時(shí)誤差估計(jì)模塊進(jìn)行并行結(jié)構(gòu)實(shí)現(xiàn),可以大幅降低對(duì)于時(shí)鐘的要求,所以對(duì)數(shù)字濾波平方法的研究是必要和有意義的。

1 定時(shí)同步原理

對(duì)于一般的線性調(diào)制信號(hào),有

高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)

其中,cn為發(fā)送的符號(hào)數(shù)據(jù);g(t):gT(t)×gR(t)為系統(tǒng)脈沖響應(yīng);gT(t)為發(fā)送端成型濾波器的脈沖響應(yīng);gR(t)為接收端匹配濾波器的脈沖響應(yīng);T為符號(hào)周期;s(t)為慢變的采樣時(shí)間誤差;B(t)為載波相差,這里不考慮載波相差,即B(t)=0,n(t)為高斯噪聲,n(t)~N(0,2δ2),其同相分量和正交分量的方差均為δ2。

對(duì)接收信號(hào)r(t)以采樣率N/T采樣可得

rk=r(kT/N) (2)

然后對(duì)采樣后的信號(hào)取模并平方,得xk樣本信號(hào),該樣本信號(hào)中包含有一個(gè)頻率為1/T的頻譜分量,該頻譜分量中就包含有定時(shí)誤差信息。通過(guò)計(jì)算每一段長(zhǎng)為L(zhǎng)N(即LN個(gè)采樣數(shù)據(jù);L代表一次運(yùn)算的符號(hào)數(shù);N表示每個(gè)符號(hào)的采樣點(diǎn)數(shù);一般取N=4)的數(shù)據(jù)序列的傅里葉系數(shù)提取出來(lái),該系數(shù)為

高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)

式中求出的定時(shí)誤差

高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)

為ε的無(wú)偏估計(jì)。

2 定時(shí)誤差估計(jì)

2.1 實(shí)現(xiàn)框圖

根據(jù)式(3),當(dāng)N=4時(shí)通過(guò)公式變換可得定時(shí)誤差估計(jì)實(shí)現(xiàn)框圖如圖1所示。

高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)

其中,匹配濾波之后,加入一個(gè)中心頻率為1/2T,帶寬為α/T的帶通濾波器,用來(lái)濾除帶外噪聲,并在誤差求出之后加入一個(gè)卡爾曼濾波器,用以對(duì)結(jié)果進(jìn)行平滑。

2.2 誤差估計(jì)的并行結(jié)構(gòu)

針對(duì)高速數(shù)據(jù)傳輸時(shí)的通信,在定時(shí)同步的前端,ADC采樣采取并行結(jié)構(gòu),也即ADC通過(guò)并行時(shí)間交織的采樣方式進(jìn)行4倍采樣。然后匹配濾波器設(shè)計(jì)為并行轉(zhuǎn)置型FIR,進(jìn)行并行輸出,輸出的結(jié)果再次使用并行結(jié)構(gòu),分別求出式(5)中image(x)和real(x),并行結(jié)構(gòu)如圖2所示。

高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)

預(yù)設(shè)定時(shí)誤差為1/4,在不同輸入信噪比情況下驗(yàn)證定時(shí)誤差估計(jì)的準(zhǔn)確性,如圖3所示。定時(shí)誤差并行算法結(jié)構(gòu)能夠正確地估計(jì)定時(shí)誤差。

高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)

3

定時(shí)控制部分,文獻(xiàn)提到用與Gardner算法中相同的控制方法,即環(huán)路濾波和NCO控制。在此,文中使用另外一種定時(shí)控制方法,獲得了更好的效果。定時(shí)控制部分,文中采用定時(shí)估計(jì)算法,估計(jì)出的誤差值去控制產(chǎn)生內(nèi)插所要用到的整數(shù)間隔mk和分?jǐn)?shù)間隔μk。

高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)
高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)

Gardner定時(shí)控制方法和新控制方法分別為兩種定時(shí)控制方法在碼速率為300 MHz,采樣率為1.2 GHz,時(shí)偏為0.25T,SNR為15 dB時(shí)的星座圖。從星座圖可明顯看出,新控制方法效果更好,星座圖更加收斂。

高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)

4 Matlab仿真

仿真中,采用QPSK調(diào)制,匹配濾波器滾降系數(shù)設(shè)為0.35,符號(hào)率為300 MHz,采樣率1.2 GHz,每個(gè)碼元采4個(gè)點(diǎn),信噪比設(shè)為15 dB,信道為高斯白噪聲信道。

高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)

當(dāng)時(shí)偏設(shè)為0.25T和-0.25T時(shí),環(huán)路定時(shí)誤差檢測(cè)結(jié)果分別如圖6(a)和圖6(b)所示。通過(guò)圖8可以看出誤差檢測(cè)結(jié)果是可信的。

5 算法實(shí)現(xiàn)

在Matlab仿真性能得到保證的前提下,文中對(duì)該算法進(jìn)行了硬件實(shí)現(xiàn),并取得了良好的效果。算法硬件實(shí)現(xiàn)流程,如圖7所示。

高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)

信號(hào)源部分使用信號(hào)發(fā)生器產(chǎn)生300 MHz的BPSK信號(hào),A/D采樣率為1.2 GHz,A/D直接對(duì)基帶信號(hào)以4倍的符號(hào)率采樣,匹配濾波的滾降系數(shù)為0.5,數(shù)字處理部分采用Xilinx公司的Virtex-4系列FPGA芯片。算法實(shí)現(xiàn)消耗8%的Slices以及14%的DSP48s。

使用Chipscope觀察,當(dāng)信噪比為15 dB時(shí),定時(shí)同步前后的星座圖對(duì)比如圖8所示。

高速數(shù)傳中定時(shí)同步設(shè)計(jì)與FPGA實(shí)現(xiàn)

6 結(jié)束語(yǔ)

設(shè)計(jì)了基于數(shù)字濾波平方的全數(shù)字接收機(jī)定時(shí)同步方法,定時(shí)同步環(huán)路主要由定時(shí)誤差提取、定時(shí)控制與內(nèi)插濾波器3部分組成。其中定時(shí)誤差是由基帶采樣信號(hào)進(jìn)行離散傅里葉變換提取得到,并且文中設(shè)計(jì)了一種適用于高速通信下的并行實(shí)現(xiàn)結(jié)構(gòu),內(nèi)插系數(shù)由定時(shí)控制模塊計(jì)算的小數(shù)間隔確定,從定時(shí)控制模塊計(jì)算出的整數(shù)間隔相當(dāng)于重采樣時(shí)鐘,對(duì)內(nèi)插后的信號(hào)進(jìn)行采樣,即可得到同步數(shù)據(jù)。數(shù)字濾波平方法屬于非數(shù)據(jù)輔助型,對(duì)載波不敏感,可以先于載波同步進(jìn)行,算法實(shí)現(xiàn)結(jié)構(gòu)屬于前饋式,適合于突發(fā)通信、運(yùn)算簡(jiǎn)單、系統(tǒng)實(shí)現(xiàn)方便,Matlab仿真與硬件實(shí)現(xiàn)結(jié)果表明,該設(shè)計(jì)方案可以較好地解決定時(shí)問(wèn)題。



評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉