如何解決Pspice仿真電路不能過大的問題？

PSPICE仿真的是理想環(huán)境，除非你自己將一些寄生參數(shù)定義到回路中，所以RC過大或過小也不會(huì)計(jì)算到寄生參數(shù)中。

您這個(gè)問題有兩個(gè)可能，但兩種都是因?yàn)闀r(shí)間的關(guān)系：1.因?yàn)镽C振蕩電路有一個(gè)關(guān)鍵參數(shù)就是響應(yīng)時(shí)間和振蕩頻率，所以如果過大，響應(yīng)時(shí)間太長或太短，導(dǎo)致在給定的時(shí)間里面沒有響應(yīng)或者太短而響應(yīng)的圖像不明顯;2.就是你在設(shè)置模擬參數(shù)(EDIT SIMULATION)，就是你在放觸筆之前要編輯的一個(gè)模擬環(huán)境，那里有設(shè)置響應(yīng)時(shí)間，如果不能將那個(gè)時(shí)間跟RC響應(yīng)時(shí)間對(duì)應(yīng)，就不能顯示圖像。(看不太清您的圖，不過猜測(cè)應(yīng)該是您設(shè)置的時(shí)間太長了，如果您原來是響應(yīng)1S，您可以試著改成10ms，因?yàn)榭磮D片在零點(diǎn)那個(gè)位置好像有個(gè)脈沖)

所以如果您不改RC值，但是在設(shè)置模擬參數(shù)那里修改起始時(shí)間，保持時(shí)間……一樣能實(shí)現(xiàn)圖形的輸出的。