常見問題解答：賽靈思采用首個ASIC級UltraScale可編程架構(gòu)
加入技術(shù)交流群
1. 賽靈思將在2013年7月10日宣布推出什么產(chǎn)品？
賽靈思宣布20nm兩項新的行業(yè)第一，延續(xù)28nm工藝節(jié)點上一系列業(yè)界創(chuàng)新優(yōu)勢：
· 賽靈思宣布開始投片半導(dǎo)體行業(yè)首款20nm器件以及投片PLD行業(yè)首款20nm All Programmable器件。
2. 賽靈思提出的在28nm工藝上“領(lǐng)先一代”指的是什么意思？
對于28nm工藝，賽靈思并不是簡單地將傳統(tǒng)FPGA移植到新的工藝節(jié)點上，而是設(shè)計出了大量FPGA創(chuàng)新技術(shù)并率先推出了業(yè)界首款商用All Programmable 3D IC與SoC。這代器件產(chǎn)品已被數(shù)百家用戶的終端應(yīng)用所采用。賽靈思在突破性技術(shù)的推出與客戶推廣方面一直領(lǐng)先于競爭對手多年，并因此而受益。
3. 賽靈思提出的“繼續(xù)領(lǐng)先一代”是指什么？
憑借UltraScale架構(gòu)的推出，我們將繼續(xù)保持在28nm工藝上多年領(lǐng)先競爭對手的優(yōu)勢。通過結(jié)合臺積電的尖端技術(shù)并與Vivado®設(shè)計套件實現(xiàn)協(xié)同優(yōu)化，賽靈思的UltraScale架構(gòu)可以提供1.5倍至2倍的系統(tǒng)級性能和集成度。
4. 什么是UltraScale架構(gòu)？
UltraScale架構(gòu)在完全可編程架構(gòu)中應(yīng)用尖端的ASIC技術(shù)，能從20nm平面FET擴展至16nm 鰭式FET甚至更先進的技術(shù)，并可從單芯片電路擴展為3D IC。UltraScale架構(gòu)不僅可以解決系統(tǒng)總吞吐量擴展和時延方面的局限性，而且還能直接突破高級節(jié)點上的頭號系統(tǒng)性能瓶頸，即互連問題。
5. ASIC級UltraScale架構(gòu)能為賽靈思FPGA、3D IC和SoC帶來哪些優(yōu)勢？
該架構(gòu)在布線、類似ASIC的時鐘分布、增加CLB邏輯、控制集功能以及關(guān)鍵路徑優(yōu)化方面具有明顯的優(yōu)勢。這些增強功能可以滿足客戶更高性能設(shè)計在海量數(shù)據(jù)流、I/O帶寬以及實時數(shù)據(jù)包、 DSP和圖像處理等方面的要求。UltraScale架構(gòu)創(chuàng)新技術(shù)與Vivado設(shè)計套件結(jié)合使用，將在不降低性能的前提下實現(xiàn)90%以上的器件利用率。
首批Kintex®和Virtex® UltraScale器件的推出將進一步擴展賽靈思的All Programmable產(chǎn)品系列。
6. UltraScale架構(gòu)的目標(biāo)應(yīng)用是什么？
基于UltraScale架構(gòu)的FPGA將支持新一代智能系統(tǒng)，滿足其新的高性能架構(gòu)要求，這些應(yīng)用包括：
· 帶智能包處理和流量管理功能的400G OTN
· 帶智能波束形成功能的4X4混合模式LTE和WCDMA無線電
· 帶智能圖像增強與識別功能的4K2K和8K顯示屏
· 用于智能監(jiān)視與偵查(ISR)的最高性能系統(tǒng)
· 數(shù)據(jù)中心使用的高性能計算應(yīng)用
· 賽靈思網(wǎng)站Xilinx.com上列出的其它應(yīng)用
7. UltraScale器件如何對已有的賽靈思產(chǎn)品組合進行補充？
7系列和Zynq-7000 All Programmable系列在系統(tǒng)性能、能效和成本效率方面都占據(jù)行業(yè)領(lǐng)先地位。對于很多應(yīng)用來說，賽靈思28nm產(chǎn)品在未來數(shù)年內(nèi)都將成為客戶的最佳解決方案。為了支持更快更智能網(wǎng)絡(luò)以及智能視覺和智能設(shè)備不斷增長的大趨勢， 將會涌現(xiàn)出一批需要海量數(shù)據(jù)流的應(yīng)用，而且其所要求的性能只有通過賽靈思UltraScale架構(gòu)才能實現(xiàn)。
8. 與Vivado設(shè)計套件進行協(xié)同優(yōu)化的好處是什么？
在引領(lǐng)28nm技術(shù)的四年中，賽靈思開發(fā)出了全新一代設(shè)計環(huán)境與工具套件，即Vivado設(shè)計套件。在20nm和16nm工藝技術(shù)方面，賽靈思繼續(xù)將FPGA、SoC和3D IC與新一代Vivado設(shè)計套件實現(xiàn)協(xié)同優(yōu)化。設(shè)計人員通過工具、器件和IP的同步構(gòu)建與優(yōu)化，可在挖掘芯片最大價值和性能的同時縮短設(shè)計與實現(xiàn)流程。
9. UltraScale架構(gòu)如何應(yīng)對海量數(shù)據(jù)流挑戰(zhàn)？
· 時鐘
UltraScale架構(gòu)通過解決時鐘歪斜、大量總線布局以及系統(tǒng)功耗管理等相基礎(chǔ)問題，實現(xiàn)極高的新一代系統(tǒng)速率，有效應(yīng)對海量數(shù)據(jù)流挑戰(zhàn)。憑借UltraScale類似于ASIC的多區(qū)域時鐘功能，設(shè)計人員可以將系統(tǒng)級時鐘放置在最佳位置（幾乎可以是芯片上的任何位置），使系統(tǒng)級時鐘歪斜大幅降低達50%。
· 布線
UltraScale新一代互連架構(gòu)與Vivado軟件工具進行了協(xié)同優(yōu)化，在可編程邏輯布線方面取得了真正的突破發(fā)。賽靈思將精力重點放在了解和滿足新一代應(yīng)用對于海量數(shù)據(jù)流、多Gb智能包處理、多Tb吞吐量以及低時延方面的要求。通過分析我們得出一個結(jié)論，那就是在這些數(shù)據(jù)速率下，互連問題已成為影響系統(tǒng)性能的頭號瓶頸。UltraScale布線架構(gòu)從根本上完全消除了布線擁塞問題。結(jié)論很簡單：只要設(shè)計合適，布局布線就沒有問題。
· 功耗
每代All Programmable邏輯器件系列都能顯著降低系統(tǒng)級功耗，UltraScale架構(gòu)正是建立在這一傳統(tǒng)優(yōu)勢之上。低功耗半導(dǎo)體工藝以及通過芯片與軟件技術(shù)實現(xiàn)的寬范圍靜態(tài)與動態(tài)電源門控，可將系統(tǒng)總功耗降低至賽靈思行業(yè)領(lǐng)先的7系列FPGA（業(yè)界最低功耗的All Programmable器件）的一半。
10. 賽靈思的堆疊硅片互連技術(shù)（SSIT）帶給UltraScale 3D IC的附加優(yōu)勢是什么？
Virtex® UltraScale和Kintex® UltraScale系列產(chǎn)品中的連接功能資源數(shù)量以及第二代FPGA與3D IC架構(gòu)中的芯片間帶寬都實現(xiàn)了階梯式增長。布線與帶寬以及最新3D IC寬存儲器優(yōu)化接口容量的大幅增加，能確保新一代應(yīng)用以極高的器件利用率實現(xiàn)目標(biāo)性能。
11. 何時推出基于UltraScale架構(gòu)的FPGA？
支持UltraScale架構(gòu)FPGA的Vivado設(shè)計套件早期評估beta版已于2013年1季度向客戶發(fā)布。首批UltraScale器件將于2013年4季度推出。
12. 16nm產(chǎn)品何時推出？
隨著臺積電加快開發(fā)進度，計劃將于2013年晚些時候提供16nm FinFET測試芯片，并在2014年推出首批產(chǎn)品。
13. 為什么賽靈思使用 “UltraScale”，而不是沿用8系列命名規(guī)則？
UltraScale架構(gòu)代表了PLD行業(yè)的轉(zhuǎn)折點。采用新工藝節(jié)點制造的產(chǎn)品將延伸賽靈思的整體產(chǎn)品系列。對于PLD市場，系列編號的增加過去常常代表要向下一個技術(shù)節(jié)點遷移。UltraScale架構(gòu)跨越多個技術(shù)節(jié)點。基于UltraScale架構(gòu)的器件與7系列器件將會并存。
14. Artix、Kintex和Virtex產(chǎn)品名稱會受到怎樣的影響？
FPGA系列的名稱將繼續(xù)在UltraScale或以后的技術(shù)中沿用。Artix®-7、Kintex-7和Virtex-7 FPGA系列的命名會保持不變。對于20nm和16nm工藝，相應(yīng)的器件命名方式為Kintex UltraScale和Virtex UltraScale。
評論