鎖相環(huán)在微機保護中的應用

摘要：針對微機保護中采用傳統(tǒng)的采樣方法，采樣頻率難以自動跟蹤被測量的頻率變化而發(fā)生變化，必然會導致FFT運算產(chǎn)生誤差。本文采用鎖相環(huán)同步采樣技術實現(xiàn)對微機保護裝置中交流電壓、電流信號的頻率和相位進行鎖定，以提高測量精度和實時性。結合鎖相環(huán)控制AD7656模數(shù)轉換芯片的實驗，證明整周期同步采樣在微機保護裝置中的可行性，解決了軟件同步采樣的實時性差、軟件編寫復雜等問題。

微機保護裝置廣泛地應用于電力系統(tǒng)中，擔負著保護電力系統(tǒng)的重要任務，在配電網(wǎng)中還起著測控的作用，如何準確、實時的測量電壓、電流量直接關系到微機保護裝置的性能。由于電網(wǎng)的頻率是變化的，并且微機保護裝置是工作在故障狀態(tài)，N點等間隔采樣并不能恰好使每一點處在一個整周期內，勢必造成測量的誤差。采用傳統(tǒng)的方法，采樣頻率難以自動跟蹤被測量的頻率變化而變化，必然會導致FFT運算產(chǎn)生誤差。這種誤差來源于非整周期采樣引入的窗截斷，這樣FFT就不能算出各次諧波分量的準確值。因此，本文提出采用鎖相環(huán)同步采樣技術實現(xiàn)對微機保護裝置中交流電壓、電流信號的頻率和相位進行鎖定，以提高測量精度和實時性。

1 同步采樣的分類

減少和消除同步誤差的方法是采用同步采樣技術，同步采樣使每個采樣點均勻的分布在一個整周期內。同步采樣可以利用軟件實現(xiàn)，也可以利用硬件實現(xiàn)。軟件實現(xiàn)同步采樣，是利用比較器將交流信號變成方波信號，CPU檢測兩次上升沿或兩次下降沿之間的時間間隔，即一個周期的時間，然后根據(jù)采樣點數(shù)計算出采樣間隔，通過軟件控制AD采樣。雖然利用軟件實現(xiàn)同步采樣，可以減少硬件的復雜程度，但是增加了CPU的負擔和軟件編寫的難度，降低了微機保護裝置的實時性，同時電網(wǎng)的頻率是波動的，相鄰兩個周期的頻率有差別，也會引起誤差。用硬件實現(xiàn)同步采樣，硬件相對復雜，直接控制AD，但是減少了CPU的開銷和軟件編寫的難度，同時從根本上消除因采樣不同步而造成的誤差。

2 鎖相環(huán)的工作原理

鎖相環(huán)的基本組成框圖如圖1，它主要由鑒相器(PD)、低通濾波器(LF)和壓控振蕩器(VCO)組成。

壓控振蕩器的輸出U0反饋至鑒相器的輸入端，其輸出頻率的高低由低通濾波器上的平均電壓Ud的大小決定。外部輸入信號Ui與來自壓控振蕩器的反饋信號U0相比較，產(chǎn)生的誤差輸出電壓Uphi正比于Ui和U0兩個信號的相位差，經(jīng)過低通濾波器濾除高頻分量后，得到平均電壓Ud。平均值電壓Ud朝著減小U0和Ui之差的方向變化，直到壓控振蕩器輸出頻率和輸入信號頻率一致。這時兩個信號的頻率相同，兩相位差保持恒定即相位鎖定。當鎖相環(huán)入鎖時，在一定范圍內具有“捕捉”信號的能力，壓控振蕩器自動跟蹤輸入信號的變化。

本文使用的是集成電路鎖相環(huán)CD4046，其內部結構如圖2所示。主要由相位比較器I和Ⅱ、壓控振蕩器(VCO)、線性放大器、源跟隨器、整形電路等部分構成。相位比較器I采用異或門，即兩個輸入端信號的電平相異時，輸出端信號(管腳2)Uphi為高電平;反之，輸出為低電平。當兩個輸入信的相位差在0°-180°范圍內變化時，Uphi的脈沖寬度也隨之改變。相位比較器Ⅱ對輸入信號占空比的要求低，允許輸入非對稱信號，具有很寬的頻率捕捉范圍，而且不會鎖定輸入信號的諧波。相位比較器Ⅱ提供數(shù)字誤差信號和鎖定信號兩種輸出，進入鎖定狀態(tài)時，兩個輸入信號之間保持0°相移。

集成電路鎖相環(huán)CD4046采用的是RC型壓控振蕩器，需要使用外接電阻R1和電容C1作為充放電元件。當鎖相環(huán)對輸入的跟蹤信號的頻率寬度有要求時，還需要外接電阻R2。壓控振蕩器VCO的振蕩頻率取決于外接電阻R1、R2、電容C1及壓控振蕩器的控制端(管腳9)。根據(jù)公式(1)和(2)可以計算出壓控振蕩器的大致工作范圍，外接電阻、電容可參考在以下范圍內：當VDD大于或等于5V時，C1大于等100pF;R1、R2、R3大于等于5 kΩ，小于等于1 MΩ，具體的電阻、電容值還需要通過試驗來確定。

3 鎖相環(huán)與AD7656采樣電路的設計

本裝置需要采集12路模擬信號，包括：3路保護/測量用電壓，1路零序電壓、1路線路抽取電壓、3路保護用電流、3路測量用電流和1路零序電流。一塊AD7656只能同時采集6路模擬信號，因此，需要2塊AD7656。同時CPU的引腳有限，為了減少占用CPU的資源，采用串行方式SPI讀取AD7656中的數(shù)據(jù)，多塊AD7656可以采用菊花鏈的方式級聯(lián)在一起。如圖3所示，兩塊AD7656之間通過一路SPI級聯(lián)，CPU從DOUTA管腳讀取采樣后的數(shù)據(jù);鎖相環(huán)控制AD的CONVST管腳啟動采樣;CS為片選信號，低電平有效，可以直接接地，使AD一直處于選中狀態(tài)：SCLK是CPU為AD提供的時鐘信號。

3.1 信號調理電路

如圖4所示，第一級運算放大器構成了電壓跟隨器，減小輸出電阻，提高帶負載能力;第二級運算放大器構成了反向加法電路，用于調零漂;第三級運算放大器也構成了電壓跟隨器，減小輸出電阻，即減小AD內部的時間常數(shù)，提搞AD的采樣頻率。同時，U2還經(jīng)過電壓比較器和地電位比較后，輸出方波F_IN1，作為鎖相環(huán)的輸入。

3.2 鎖相環(huán)及倍頻電路

如圖5所示，分頻器選用CD4040，設計時通過跳線T1、T2、T3設置了3個可選的分頻倍數(shù)，分別為16倍頻、32倍頻、64倍頻。圖4(b)的輸出信號接入CD4046的14管腳，作為輸入信號，4管腳是輸出信號，去控制AD7656啟動采樣。

3.3 AD7656采樣電路

如圖6所示為AD7656級聯(lián)電路圖，鎖相環(huán)的輸出信號PLL-CONVST控制兩塊AD7656的21、22、23管腳，同時啟動12路采集;CPU作為主機為AD7656的11管腳(AD—SCLK)提供時鐘信號。CPU從圖6(a)的管腳7(DATA—OUTA)通過SPI讀取數(shù)據(jù);圖6(a)的12管腳與圖6(b)的管腳7連接，實現(xiàn)兩塊AD7656的級聯(lián);通過判斷AD7656的18管腳(AD—BUSY)來提醒CPU讀取轉換數(shù)據(jù)。

4 實驗結果

如圖7(a)-(c)所示為倍頻采樣脈沖信號，上半屏為工頻50 Hz的方波信號，下半屏為倍頻后的采樣脈沖信號。圖7(a)為16倍頻采樣脈沖信號，圖7(b)為32倍頻采樣脈沖信號，圖7(c)為64倍頻采樣脈沖信號。從圖中可以發(fā)現(xiàn)，利用鎖相環(huán)CD4046和分頻器CD4040實現(xiàn)了硬件同步采樣。同時，采樣脈沖的波形在上升沿后有一個下降的過程，由于AD7656是上升沿觸發(fā)采樣，因此并不影響AD7656啟動采樣。

5 結束語

基于鎖相環(huán)的同步采樣技術，解決了軟件同步采樣的實時性差、軟件編寫復雜等問題。在微機保護裝置中，實現(xiàn)了等周期同步采樣，提高了交流電流、電壓參數(shù)的測量精度和時實性。此外，該方法還可以應用于其他交流采樣算法，比如電能質量監(jiān)測、故障錄波等，具有實用價值。