7nm制程節(jié)點(diǎn)群雄紛爭 鹿死誰手一戰(zhàn)見分曉？

　　在一場將于12月舉行的技術(shù)研討會上，晶圓代工大廠臺積電(TSMC)將與競爭對手Globalfoundries、三星(Samsung)結(jié)成的夥伴聯(lián)盟，公開比較7奈米制程技術(shù)的細(xì)節(jié);后三家廠商的制程技術(shù)將會采用極紫外光微影(EUV)已達(dá)成令人印象深刻的進(jìn)展，不過因?yàn)镋UV量產(chǎn)方面遭遇的挑戰(zhàn)，臺積電看來會是率先讓7奈米制程上市的半導(dǎo)體廠商。

　　2016年度國際電子元件會議(InternationalElectronDevicesMeeting，IEDM)將于12月3日在美國舊金山舉行;在該會議的一份摘要簡介上，Globalfoundries與三星聲稱，藉由采用EUV，他們能為FinFET提供前所未有的：“最緊密多晶矽間距(44/48nm)以及金屬化間距(36nm)?！?/p>

　　上述的間距超越了英特爾(Intel)在8月份發(fā)表其10奈米制程時(shí)聲稱的56奈米電晶體閘極間距;當(dāng)時(shí)Intel聲稱該間距在10奈米節(jié)點(diǎn)領(lǐng)先業(yè)界，并計(jì)劃在明年量產(chǎn)。產(chǎn)業(yè)觀察家則認(rèn)為，臺積電與三星還是可能會領(lǐng)先英特爾，因?yàn)楹笳咭呀?jīng)延緩了發(fā)表新制程技術(shù)的速度，因?yàn)橐冯S摩爾定律(Moore’sLaw)的腳步，變得越來越復(fù)雜且代價(jià)高昂。

　　至于臺積電則將在今年的IEDM介紹采用浸潤式步進(jìn)機(jī)(immersionstepper)在其7奈米制程節(jié)點(diǎn)生產(chǎn)的0.027μm見方SRAM測試單元;該256Mit、6電晶體SRAM號稱具備迄今最小的單元尺寸，而且支援：“耗電僅0.5V的完整讀/寫功能?！?/p>

　　上述摘要呼應(yīng)了臺積電在9月份于美國矽谷的一場會議上對7奈米節(jié)點(diǎn)的首度著墨，表示該制程將會：“提供比臺積電商業(yè)化16奈米FinFET制程高三倍以上的電晶體閘極密度，以及速度的提升(35~40%)或功耗的降低(>65%)?！?/p>

　　市場研究機(jī)構(gòu)VLSIResearch總裁G.DanHutcheson表示：“7奈米制程顯然是今年度IEDM的主角;關(guān)鍵訊息是，摩爾定律還未停止腳步，因?yàn)榭蛻暨€在準(zhǔn)備朝7奈米邁進(jìn)。”

　　三星在不久前發(fā)表其10奈米制程，表示將跳過一個(gè)采用目前浸潤式微影技術(shù)的7奈米節(jié)點(diǎn)版本，不過將會推出采用EUV的7奈米節(jié)點(diǎn)，目標(biāo)是在2018年底以前量產(chǎn);而臺積電則表示，該公司至少會在2017年限量生產(chǎn)采用浸潤式步進(jìn)機(jī)的7奈米制程。

　　最終結(jié)果是，在18個(gè)月之后，IC設(shè)計(jì)業(yè)者會看到至少三種不同的7奈米制程，包括臺積電與Globalfoundries分別推出的浸潤式微影版本，以及Globalfoundries與三星聯(lián)盟開發(fā)的EUV版本;英特爾尚未發(fā)表其7奈米制程細(xì)節(jié)，但預(yù)期電晶體密度將繼續(xù)上升、每電晶成本還會進(jìn)一步下降。

　　根據(jù)IEDM的摘要，Globalfoundries與三星的7奈米節(jié)點(diǎn)為了加速訊號傳輸，將采用一個(gè)厚應(yīng)變松弛緩沖虛擬基板(strain-relaxedbuffervirtualsubstrate)上的雙應(yīng)變通道，結(jié)合張力應(yīng)變(tensile-strained)NMOS與壓縮應(yīng)變(compressivelystrained)SiGePMOS之強(qiáng)化，將電流分別拉升11%與20%;這種方法應(yīng)用創(chuàng)新的溝槽式磊晶(trenchepitaxy)，將大幅擴(kuò)展的接觸區(qū)域電阻最小化。

　　Globalfoundries在9月份時(shí)表示，該公司已經(jīng)自行開發(fā)了采用浸潤式步進(jìn)機(jī)的7奈米制程，預(yù)計(jì)2018年量產(chǎn);但該公司當(dāng)時(shí)并未提及是否仍與三星在EUV版本上進(jìn)行合作。Globalfoundries一位發(fā)言人表示，浸潤式7奈米制程將達(dá)到1,700萬電晶體閘極/每平方mm的邏輯密度。

　　IEDM的摘要指出，臺積電的7奈米制程將采用提升的源/汲極磊晶制程，收緊電晶體通道并僅減少寄生效應(yīng)，此外采用創(chuàng)新的接觸方法以及銅/low-k互連架構(gòu)，具備不同的金屬間距(pitch)與堆疊特性(stack)。

　　最新的市場變化顯示，臺積電與Globalfoundries/三星具備超越晶片產(chǎn)業(yè)龍頭英特爾成為制程技術(shù)領(lǐng)先者的態(tài)勢。

　　然而，EUV的晶圓產(chǎn)能、良率與可靠度仍遠(yuǎn)未達(dá)到量產(chǎn)要求;對此Hutcheson預(yù)期，相關(guān)問題可望在接下來兩年解決：“比起四重圖形(quadpatterning)，EUV已經(jīng)具備量產(chǎn)價(jià)值，接下來兩年該系統(tǒng)將會在晶圓廠進(jìn)行測試，使其達(dá)到生產(chǎn)價(jià)值?！?/p>