新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 面向納電子時(shí)代的非易失性存儲(chǔ)器

面向納電子時(shí)代的非易失性存儲(chǔ)器

作者: 時(shí)間:2016-12-02 來源:網(wǎng)絡(luò) 收藏




圖3a - PCM原型結(jié)構(gòu)的被寫存儲(chǔ)單元的自加熱示意圖

PCM的技術(shù)發(fā)展路線如圖4所示。業(yè)界利用180nm技術(shù)節(jié)點(diǎn)開發(fā)出了首個(gè)芯片測(cè)試載具,并驗(yàn)證了此項(xiàng)技術(shù)的可行性。BJT選定的單元被高性能和高密度存儲(chǔ)器選用,因?yàn)閱卧叽缈梢允?5F2 (其中F是存儲(chǔ)單元半節(jié)距最小值)。雖然單元尺寸較大("20F2),但是集成存儲(chǔ)器只需在邏輯制程中增加很少的掩模,成本優(yōu)勢(shì)十分突出,因此,MOS選定的單元適用于系統(tǒng)芯片或嵌入式應(yīng)用。



圖4 - PCM技術(shù)發(fā)展路線圖

英特爾和意法半導(dǎo)體開發(fā)出一款叫做Alverstone的128Mb的90nm相變存儲(chǔ)器,該產(chǎn)品現(xiàn)已實(shí)現(xiàn)商業(yè)化。另外一款 45nm 1Gb PCM產(chǎn)品現(xiàn)已進(jìn)入高級(jí)研發(fā)階段,該產(chǎn)品設(shè)計(jì)的單元尺寸為5.5F2 (圖3-b)。



圖3 b - 45nm技術(shù)PCM陣列的截面圖

PCM技術(shù)研發(fā)將沿著不同的路線并行前進(jìn)。主流的開發(fā)路線將是采用BJT選定的單元,沿著光刻技術(shù)發(fā)展路線,縮小現(xiàn)有技術(shù)架構(gòu),提供最小的單元尺寸。除廣泛使用的 Ge2Sb2Te5以外,利用新的硫系合金是另外一個(gè)重要的研究領(lǐng)域,因?yàn)檫@可能會(huì)開創(chuàng)全新的應(yīng)用領(lǐng)域;結(jié)晶速度極快或結(jié)晶溫度更高的合金將會(huì)更有吸引力。

在存儲(chǔ)器架構(gòu)方面,一條研究主線將是利用真正的交叉點(diǎn)陣列,實(shí)現(xiàn)一層以上的存儲(chǔ)器疊層。通過在后工序中集成p-n結(jié)或肖特基二極管作為選擇元件,業(yè)界已經(jīng)提出了不同的解決方法。硫系材料特別適合這種堆疊方法,因?yàn)樵诹蛳挡牧隙询B后,其相變特性(像Ge2Sb2Te5)可以構(gòu)成存儲(chǔ)器元件,同時(shí)其電子開關(guān)特性(像OTS)構(gòu)成選擇元件(圖5)。在這種情況下,單元尺寸可以達(dá)到4F2,位大小是單元尺寸的幾分之一,具體大小取決于疊層數(shù)量,這項(xiàng)技術(shù)適用于高密度存儲(chǔ)器,特別是存儲(chǔ)應(yīng)用。



圖5 - 一層采用CMOS技術(shù)全集成的交叉點(diǎn)PCM陣列

總之,現(xiàn)有的技術(shù)成熟度,技術(shù)節(jié)點(diǎn)縮小能力,更廣泛的應(yīng)用范圍,而且新材料和新架構(gòu)可進(jìn)一步擴(kuò)大應(yīng)用范圍,這一切為相變存儲(chǔ)器技術(shù)未來十年在存儲(chǔ)器市場(chǎng)發(fā)揮重要作用鋪平了道路。

上一頁(yè) 1 2 下一頁(yè)

評(píng)論


技術(shù)專區(qū)

關(guān)閉