基于8086 CPU的單芯片計算機系統的設計
加入技術交流群
AMBA 擁有眾多第三方支持，在基于ARM處理器內核的SoC 設計中，已經成為廣泛支持的現有互聯標準之一。2.0 版AMBA 標準定義了三組總線：AHB（AMBA 高性能總線）、ASB（AMBA 系統總線）、和APB（AMBA 外設總線）。AHB 的總線架構的相互連接采用了傳統的帶有主模塊和從模塊的共享總線模式，接口與互連功能分離，這對芯片上模塊之間的互連具有重要意義。因此，本論文所選擇的總線遵從AHB 總線傳輸的基本規(guī)范，并在此基礎上針對8086CPU 的特點增加和修正了某些總線的接口。整個設計主要包括兩方面的內容：AHB 和8086 傳輸時序的匹配；基于8086CPU 的總線接口的擴展設計?？偩€結構圖如圖3 所示。
3.2.2 傳輸時序的匹配
因為AHB 總線和CPU 的傳輸協議不同，所以需要匹配兩個接口的時序，以保證CPU與其他外圍IP 可以通過總線正常通信。相關接口控制信號如表1 所示。
接口模塊首先根據MIO 信號判斷訪問的是存儲器還是I/O 設備，如果是I/O 設備，當采樣到READY 信號為高電平時，獲取AHB 的總線控制權，與外圍I/O 設備進行通信。設計的狀態(tài)機如圖4 所示。
T1：根據MIO 信號判斷當前CPU 是否需要訪問外圍I/O。如果8086 處理器核訪問的是存儲器單元而不是AHB 總線上的設備（即MIO 為1），狀態(tài)機則保持T1 狀態(tài)，并且不向AHB 總線發(fā)出總線請求信號（即HBUSREQ 信號置為0）。MIO 為低電平則跳轉到T2。
T2：狀態(tài)機進入T2 狀態(tài)后，向AHB 總線發(fā)出總線請求信號（即HBUSREQ 信號置為1），向AHB 總線仲裁器請求訪問總線。同時檢測READY 信號，當檢測到READY 信號為高電平，即AHB 總線仲裁器把總線訪問權限交給8086 處理器核，狀態(tài)機在下個時鐘上升沿進入T3 狀態(tài)。反之，如果READY 一直為低電平，表示目前8086 CPU 要訪問的AHB 總線上的從設備沒有準備就緒，要求8086 處理器核插入等待狀態(tài)，狀態(tài)機一直保持T2 狀態(tài)不變。
T3：CPU 通過AHB 總線與外圍IP 進行通信，直至通信結束，返回到T1 狀態(tài)。
8086 處理器核的讀寫信號受READY 信號控制，當READY 信號為高電平時，可進行數據的接收和發(fā)送，否則讀寫信號保持。READY 信號由AHB 總線上從設備傳輸完成信號HREADYIn、AHB 總線允許信號HGRANT 以及從設備應答信號HRESP 三者共同決定。而總線上的讀寫控制信號HWRITE 由組合邏輯產生。其產生過程偽碼如表2 所示。
3.2.3 總線接口擴展
8086CPU 除了數據、地址總線以及讀寫和READY 等主要控制信號外，還有中斷請求和應答以及外接DMA 設備的相關端口信號。而這些信號是標準AHB 總線所不具備的，因此還需要擴展總線接口以匹配8086 CPU?？偩€接口的擴展設計主要包括兩部分：中斷處理和DMA 數據通道。8086 CPU 關于中斷和DMA 的端口信號如表4 所示。
評論