使用混合示波器，執(zhí)行五項常見調試任務

為 在探測設計時發(fā)現(xiàn)異常信號，并了解異常事件發(fā)生的頻次，我們啟用了示波器的顏色等級快速采集模式。這種采集模式把波形采集速度提高到每秒超過 280,000個波形，這一速度足以捕獲任何異常事件。如圖2所示，溫度顯示技術用紅色表示發(fā)生最頻繁的信號，用藍色表示發(fā)生最不頻繁的信號。在這個 3.3 V數(shù)字信號中，可以看到偶爾出現(xiàn)的窄脈沖或毛刺。低幅度欠幅脈沖略高于1 V，也出現(xiàn)在藍色中。下一步，我們使用欠幅脈沖觸發(fā)，隔離和捕獲每個欠幅脈沖。

圖2: FastAcq使用溫度顯示捕獲異常信號。

但 欠幅脈沖發(fā)生的頻次是多少呢？前面板控件可以進入手動和自動波形導航工具，擁有卷動和縮放之類的功能，可以檢查長采集數(shù)據(jù)。但是，手動導航長信號采集可能 會非常繁瑣，而且容易出錯。在手動滾動數(shù)百萬個數(shù)據(jù)點時，可能會漏掉關心的事件。在手動導航信號時，用戶怎樣能確信找到事件發(fā)生的所有位置呢？

解決方案是自動搜索信號，查找指定事件的所有時點。指定搜索事件與指定觸發(fā)事件的方式類似。然后，示波器將自動標記每個事件，用戶可以使用前面板箭頭鍵在標記之間移動，找到事件。

在這種情況下，欠幅脈沖觸發(fā)設置被復制到自動搜索設置中，我們發(fā)現(xiàn)采集信號中有三個欠幅脈沖，之間大約相距3.25 ms。有了這些信息以后，用戶可以關聯(lián)以這種速度發(fā)生的事件，隔離異常信號的成因。

檢驗串行和并行總線設計

為調試嵌入式系統(tǒng)，包括同時擁有并行總線和串行總線的系統(tǒng)，集成示波器提供了多種實用工具，包括處理串行總線的協(xié)議分析儀以及處理并行總線的邏輯分析儀。

在本例中，在串行方面，設計采用一條SPI 串行總線。由于這是一條簡單的總線，示波器只需捕獲構成SPI串行總線的三個信號。

在簡單地定義幾個串行總線參數(shù)后，如數(shù)字門限電平和和串行信號配置，示波器自動解碼總線數(shù)據(jù)，避免了手動解碼總線數(shù)據(jù)，節(jié)省幾個小時的時間，減少昂貴的錯誤。

這 條SPI 串行總線驅動著一個串行到并行轉換器。為了檢驗串行總線和并行總線之間的時序關系，數(shù)字通道采集了8個并行總線信號。在定義幾個總線參數(shù)后，并行總線被自 動解碼和顯示。示波器可以一次解碼和顯示最多兩條并行總線或串行總線。通過同步顯示兩條總線，串行總線數(shù)據(jù)和并行總線數(shù)據(jù)之間的時序關系變得很明顯。在大 多數(shù)情況下，并行總線值會被設置成傳送串行數(shù)據(jù)包之后的串行總線數(shù)據(jù)值。

為簡化調試任務，可以設置串行觸發(fā)，穩(wěn)定顯示，捕獲特定串行事件。在這種情況下，我們把觸發(fā)設置成每次在串行總線上傳送十六進制數(shù)據(jù)值B0時捕獲信號。如圖3所示，在傳送十六進制串行值B0時，并行總線值沒有變化。進一步調查顯示，設計的工作方式與預期方式差距較大。
圖3: 串行觸發(fā)捕獲B0十六進制數(shù)據(jù)包，混合信號顯示穩(wěn)定化。

搜索嵌入式設計中的噪聲來源

另一項常見任務是追蹤設計中的噪聲來源。集成頻譜分析儀可以使用一臺儀器進行混合域調試。在這個實例中，我們在探測電路板時，發(fā)現(xiàn)一個頻率非常高的信號騎在其中一個低頻信號上。通過使用時域中的光標測量，在大約900 MHz處找到主要噪聲。

通 過切換到集成頻譜分析儀，我們使用一只近場探頭，捕獲放射信號。頻譜分析儀的中心頻率設置成900 MHz，頻寬設置成2 MHz。有一個專用前面板數(shù)字鍵盤，用來設置這些參數(shù)及其他RF參數(shù)。然后我們慢慢把近場EMI環(huán)路天線移到電路板上，查找900 MHz處的最高信號電平。我們在FPGA時鐘發(fā)生器電路輸出處找到最強的信號，如圖4所示。

圖4: 在FPGA處檢測到強900 MHz輻射。

為進一步進行分析，可以使用三維頻譜圖，監(jiān)測隨時間變化。在本例中，信號表現(xiàn)得相當穩(wěn)定。在檢查FPGA布線后，我們確定信號對應100 MHz以太網(wǎng)時鐘的九階諧波，電路板布線不良給設計中的其他信號帶來了磁性耦合。

使用帶噪聲的信號進行余量測試

余量測試是另一項日常任務。信號發(fā)生器為創(chuàng)建可編程激勵源提供了一個重要工具，可以用來對某個設計進行余量測試。