基于FPGA的雙路低頻信號(hào)發(fā)生及分析儀

　　4.2信號(hào)產(chǎn)生模塊設(shè)計(jì)

　　先通過(guò)DDS技術(shù)建立正弦波、三角波、鋸齒波的IP核和包含占空比控制字的方波IP核。系統(tǒng)啟動(dòng)后，由通道掃描按鍵輸出數(shù)值并送給數(shù)碼管顯示，按下確定鍵后賦給頻率、幅度、占空比或相位差等參數(shù)控制字，并調(diào)用IP核產(chǎn)生各種波形，再通過(guò)撥碼開(kāi)關(guān)選擇輸出的波形。參數(shù)的步進(jìn)由按鍵控制。該模塊的詳細(xì)軟件設(shè)計(jì)流程，如圖7所示。

　　4.3頻譜分析模塊設(shè)計(jì)

　　4.3.1 FFT模塊設(shè)計(jì)

　　FFT算法的主要核心思想就是將N點(diǎn)的序列分解為（N一1）/2,直到2點(diǎn)的DFT.目前的算法可以從時(shí)域和頻域分別將分解成不同的子序列，前者稱為時(shí)間抽選法，后者稱為頻率抽選法∞3.所謂時(shí)間抽選法，就是直接將z（挖）逐次分解成奇數(shù)子序列和偶數(shù)子序列，通過(guò)球子序列的DFT而實(shí)現(xiàn)整個(gè)序列的DFT.頻率抽選法是在頻域內(nèi)將x（愚）逐次分解為偶數(shù)點(diǎn)子序列和奇數(shù)點(diǎn)子序列。然后對(duì)分得越來(lái)越短的子序列進(jìn)行DFT運(yùn)算，就可以得到整個(gè)頻域內(nèi)序列的FFT流圖。FFT模塊軟件流程圖如圖8所示。

　　4.3.2頻率幅度提取模塊設(shè)計(jì)

　　頻譜分析時(shí)將參數(shù)提取過(guò)程分成頻率提取和幅度提取2個(gè)階段。原信號(hào)經(jīng)過(guò)A/D采樣后進(jìn)入頻譜分析系統(tǒng)，輸出頻域信號(hào)。其中頻率提取采用過(guò)門限法，首先設(shè)定頻率提取的門限值，當(dāng)頻點(diǎn)的幅值超過(guò)設(shè)定門限時(shí)，頻率即被系統(tǒng)提取出來(lái)，同時(shí)進(jìn)入幅度提取過(guò)程。在幅度提取階段，通過(guò)算法找出幅值大小，該值即為原信號(hào)的幅度。具體實(shí)現(xiàn)流程如圖9所示。

　　5系統(tǒng)調(diào)試和測(cè)試

　　在系統(tǒng)硬件焊接完成及軟件功能仿真、下載成功之后。接下來(lái)對(duì)整個(gè)系統(tǒng)進(jìn)行調(diào)試，其過(guò)程如下：將信號(hào)產(chǎn)生部分的2個(gè)輸出信號(hào)接入求和電路的輸入端，再將求和后的信號(hào)輸入頻譜分析儀，最后將頻譜信號(hào)送入示波器顯示。觀察示波器顯示譜線與設(shè)置是否相符，并不斷修正元器件參數(shù)和軟件的的算法，以提高該系統(tǒng)的精度，避免理論與實(shí)際產(chǎn)生的偏差。

　　目前，本系統(tǒng)信號(hào)產(chǎn)生部分可以實(shí)現(xiàn)雙路信號(hào)均可在正弦波、三角波、鋸齒波、矩形波之間任意選擇，頻率可單獨(dú)預(yù)制，范圍為1~9 999 Hz,步進(jìn)值10 Hz.幅度可單獨(dú)預(yù)置，范圍為0.1~7.5 V,步進(jìn)值100 mV.可產(chǎn)生兩路頻率相同，相位差可調(diào)的正弦波信號(hào)，相位差預(yù)制范圍為o~360.,步進(jìn)值10產(chǎn)生的矩形波的占空比能在1%~99%預(yù)制，步進(jìn)值1%.圖10為本系統(tǒng)產(chǎn)生的低頻信號(hào)，通道1是產(chǎn)生的三角波信號(hào)，通道2是產(chǎn)生的正弦波信號(hào)。

　　信號(hào)疊加電路能對(duì)信號(hào)發(fā)生器輸出的兩路頻率和相位不同的信號(hào)進(jìn)行合成。分析儀部分能對(duì)疊加之后的信號(hào)進(jìn)行頻域分析，并在顯示器上顯示疊加信號(hào)頻譜圖。分析儀能分別顯示兩路原正弦信號(hào)的幅度與頻率。圖11是經(jīng)過(guò)FFT處理過(guò)的頻譜圖。

　　經(jīng)過(guò)測(cè)試，該系統(tǒng)穩(wěn)定可靠，達(dá)到了設(shè)計(jì)要求。其中低頻信號(hào)產(chǎn)生部分測(cè)試結(jié)果如表1所示，頻譜分析部分測(cè)試結(jié)果如表2所示。

　　6 結(jié)論

　　該雙路低頻信號(hào)發(fā)生及分析儀由信號(hào)產(chǎn)生模塊、信號(hào)疊加模塊和信號(hào)分析模塊組成。運(yùn)用硬件描述語(yǔ)言對(duì)FPGA進(jìn)行設(shè)計(jì)，在完成了能產(chǎn)生可調(diào)幅度頻率等參數(shù)的雙路低頻信號(hào)頻率精度和幅度精度高于一般的DDS集成電路，并有調(diào)整矩形波占空比和正弦波相位差的功能。同時(shí)實(shí)現(xiàn)了對(duì)疊加后信號(hào)的頻譜分析和頻率幅度提取，可以直觀地觀察產(chǎn)生的雙路信號(hào)疊加后的頻譜，并得到相應(yīng)參數(shù)，操作簡(jiǎn)單，易于實(shí)現(xiàn)?？梢杂米骱?jiǎn)單的信號(hào)產(chǎn)生器，信號(hào)疊加器和頻譜分析儀。