32GHz帶寬實時示波器技術(shù)揭秘（六）

圖3 簡化了的磷化銦緩沖芯片電路原理圖

　　圖3是簡化了的緩沖芯片電路原理圖（本文所有原理圖都是簡化的），差分輸入信號的終端電阻有固定電阻和可變電阻組合而成，可變電阻用的是工作在線性區(qū)的FET管，其寄生參數(shù)效應(yīng)，被考慮進L-C-L傳輸線設(shè)計中，傳輸線包括鍵合線、焊盤、晶體管輸入電容和片上電感。

　　在CMOS模數(shù)轉(zhuǎn)換芯片中，80路跟蹤/保持電路直接和輸入焊盤相連，每個差分跟蹤/保持電路是一對NMOS FET pass-gate門電路，后面連接的是驅(qū)動電路模式順序延遲模數(shù)轉(zhuǎn)換的跨導(dǎo)多級電路。每個順序延遲模數(shù)轉(zhuǎn)換器，使用基數(shù)是1.6的12級跨導(dǎo)以改進對失配誤差的容忍度，基數(shù)轉(zhuǎn)換器會把12位的基數(shù)是1.6數(shù)據(jù)轉(zhuǎn)換成2進制數(shù)據(jù)，基數(shù)轉(zhuǎn)換器中系數(shù)寄存器由校準軟件程控，以糾正順序延遲電路中每一級的誤差。

圖4 順序延遲采樣模數(shù)轉(zhuǎn)換12級電路中的一級

　　圖4是12級跨導(dǎo)電路的其中一級的簡化原理圖，輸入電流進入一對鏡像1.6x電流電路，比較器感知輸入信號極性并致使一位（1b）DAC電流從輸出電流中被加上或減去。這種順序延遲電路設(shè)計有3個優(yōu)點：

　　1. 低功耗：每個Slice是57mW，包括跨導(dǎo)、基數(shù)轉(zhuǎn)換器

　　2. 面積?。好總€Slice占用0.12mm

　　3. CMOS兼容：不需要線性電阻或電容來維持并行結(jié)構(gòu)

　　圖5給出示波器中使用的模數(shù)轉(zhuǎn)換器內(nèi)部架構(gòu)發(fā)展歷史，今天所有示波器廠家采用的模數(shù)轉(zhuǎn)換器技術(shù)都是基于flash轉(zhuǎn)換，并行輸出的技術(shù)。如圖中紅色圓圈所示，安捷倫最后一波使用該技術(shù)在當時的高性能示波器上是在1997年，首次采用順序延遲采樣模數(shù)轉(zhuǎn)換器是2001年，那時的模數(shù)轉(zhuǎn)換器是4GSa/s，內(nèi)部有32個slices ，每個Slice的采樣率是125 MSa/s ，把該 轉(zhuǎn)換器也用到了低端的產(chǎn)品中。到了2005年，安捷倫推出20GSa/s的模數(shù)轉(zhuǎn)換器，內(nèi)部有80個slices ，每個Slice的采樣率是250 MSa/s 。2008年，安捷倫重新設(shè)計了該模數(shù)轉(zhuǎn)換器的外部接口，讓其輸出80路串行信號，每一路是2 Gb/s。2010年推出的磷化銦示波器，將采樣頭從剝離出來單獨設(shè)計并和前置放大器等芯片一起封裝到一個三維電路模塊中。

圖5 示波器中的模數(shù)轉(zhuǎn)換器內(nèi)部架構(gòu)的發(fā)展歷史

　　這里，我想說的其實不是安捷倫科技的模數(shù)轉(zhuǎn)換器技術(shù)發(fā)展曲線，而是強調(diào)安捷倫的模數(shù)轉(zhuǎn)換器技術(shù)采用了完全不同的思路，供國內(nèi)相關(guān)的研發(fā)工作者借鑒。實際上，安捷倫科技的模數(shù)轉(zhuǎn)換器在Slices這個級別一點都不快，這也意味著，安捷倫可以做出更快的單晶片模數(shù)轉(zhuǎn)換器，因為仍有空間增加內(nèi)部Slices的數(shù)量，以及提高每個Slice的采樣率，輸出串行鏈路的數(shù)量，每個串行輸出鏈路的速度；反過來說，也可以將每個Slice的采樣率降低，采樣率降低再配合其它技術(shù)，就有機會將模數(shù)轉(zhuǎn)換器的垂直分辨率提高，比如從8位提高到10位甚至12位，技術(shù)和經(jīng)驗儲備已經(jīng)有了，何時推出，主要取決于市場需求和競爭態(tài)勢。無論是提高模數(shù)轉(zhuǎn)換器的垂直分辨率還是采樣率，都有機會改變業(yè)界游戲規(guī)則，這正是安捷倫維持技術(shù)領(lǐng)先的策略重點所在。