基于SOPC系統(tǒng)的虛擬示波器設(shè)計

　　1.1.3 A/D轉(zhuǎn)換電路

　　虛擬示波器的A/D 轉(zhuǎn)換器采用Linear公司的LTC2289，它的采樣頻率可達(dá)80MHz，有2個獨立通道，可選內(nèi)部參考或外部參考。本文選用內(nèi)部參考。

　　1.2 虛擬示波器信息處理部分硬件設(shè)計

　　虛擬示波器信息處理部分主要包括FPGA 系統(tǒng)和USB通信部分，其組成方框圖如圖4所示。

　　圖4中，虛擬示波器模擬輸入通道的模擬信號經(jīng)A/D轉(zhuǎn)換后獲得數(shù)字信號，經(jīng)過1個數(shù)據(jù)緩沖器輸入到FPGA，F(xiàn)PGA通過邏輯電路和NiosⅡ管理將數(shù)據(jù)進(jìn)行存儲、上傳等。SRAM用于緩存采樣數(shù)據(jù)；FLASH用于存儲NiosⅡ應(yīng)用程序，并實現(xiàn)系統(tǒng)上電時將程序加載至SDRAM中。

　　系統(tǒng)選擇的USB接口芯片CY7C68001為USB2.0標(biāo)準(zhǔn)控制器，其可工作在高速或全速狀態(tài)，支持4個可配置共享4KB　FIFO空間的端點，并具有一個標(biāo)準(zhǔn)8位或16位主機(jī)接口，非常適合做高速USB接口。

　　2　虛擬示波器SOPC系統(tǒng)構(gòu)建及NiosⅡ軟件開發(fā)

　　2.1　虛擬示波器SOPC系統(tǒng)構(gòu)建

　　本文采用ALTERA公司的NiosⅡ軟核處理器，并利用FPGA設(shè)計虛擬示波器系統(tǒng)。ALTERA 公司的NiosⅡ軟核處理器是一個32位RISC嵌入式處理器，具有5級流水線、采用數(shù)據(jù)和指令分離的Harvard結(jié)構(gòu)、提供眾多標(biāo)準(zhǔn)外設(shè)和軟件集成開發(fā)環(huán)境。

　　進(jìn)行基于Nios Ⅱ 的SOPC 系統(tǒng)開發(fā)時，可利用ALTERA提供的SOPC插件，進(jìn)行外設(shè)和CPU的配置，并提供自定義IP的構(gòu)建方法。在虛擬示波器系統(tǒng)中，需要開發(fā)符合AVALON總線的示波器模塊，并加入到自定義IP中。示波器模塊實體程序如下：

　　在SOPC插件中，將示波器模塊等自定義模塊集成為IP核，分別將NiosⅡJTAG＿UART、FLASH以及SRAM等IP核加入虛擬示波器系統(tǒng)中，SOPC系統(tǒng)配置圖如圖5所示。

　　配置完成后，生成系統(tǒng)，并在QuartusⅡ中進(jìn)行引腳配置，然后綜合、布線，生成配置文件，通過JTAG 對FPGA進(jìn)行配置，即可獲得虛擬示波器系統(tǒng)的信息處理部分硬件電路。

　　2.2　NiosⅡ軟件開發(fā)

　　實踐證明，當(dāng)系統(tǒng)的復(fù)雜程度達(dá)到一定時，采用嵌入式操作系統(tǒng)不僅會簡化程序員工作、提高CPU利用率，而且會提高系統(tǒng)可靠性。因此本系統(tǒng)的下位機(jī)軟件采用嵌入式操作系統(tǒng)。microc/os-Ⅱ是1個性能優(yōu)良的嵌入式多任務(wù)實時操作系統(tǒng)，穩(wěn)定度高、安全性好；同時NiosⅡ開發(fā)環(huán)境中集成了性能良好的、免費的microc/os－Ⅱ估算版，因此虛擬示波器系統(tǒng)采用該操作系統(tǒng)。

　　NiosⅡ的軟件開發(fā)一般采用分層的方式進(jìn)行，它采用類似Linux的設(shè)備文件系統(tǒng)來管理設(shè)備，采用HAL（硬件抽象層）完成硬件相關(guān)設(shè)備的封裝操作，因此每個CPU外設(shè)都需要有相應(yīng)的驅(qū)動程序。虛擬示波器系統(tǒng)中，NiosⅡ的驅(qū)動分層結(jié)構(gòu)如圖6所示。

　　虛擬示波器系統(tǒng)需要為定義的IP設(shè)計相應(yīng)的驅(qū)動程序，對于最底層與硬件相關(guān)的操作，NiosⅡ提供了IOWR（base，offerset，data）和IORD（base，offerset）2個宏，分別用于對寄存器的讀、寫操作。這里，base為虛擬示波器驅(qū)動程序的基地址，其自動生成；offerset為指被操作的寄存器在該設(shè)備中的偏移地址。