力科示波器基礎(chǔ)應(yīng)用系列之九--- 電源噪聲測(cè)量

示波器通道的設(shè)置
在電源噪聲測(cè)試中，還存在示波器通道輸入阻抗選擇的爭(zhēng)議。示波器的通道有DC50/DC1M/AC1M 三個(gè)選項(xiàng)可選。一些工程師認(rèn)為應(yīng)該使用1M 歐的輸入阻抗，另一些認(rèn)為50 歐的輸入阻抗更合適。

在芯片端的電源和地阻抗通常是毫歐級(jí)別的，高頻的電源噪聲從同軸電纜傳輸?shù)绞静ㄆ魍ǖ篮?，?dāng)示波器輸入阻抗是50 歐時(shí)，同軸電纜的特性阻抗50 歐與通道的完全匹配，沒(méi)有反射；而通道輸入阻抗為1M歐時(shí)，相當(dāng)于是高阻，根據(jù)傳輸線理論，電源噪聲發(fā)生反射，這樣，導(dǎo)致1M 歐輸入阻抗時(shí)測(cè)試的電源噪聲高于50 歐的。在下面的測(cè)試中驗(yàn)證了這一觀點(diǎn)。

我們使用了某1G 帶寬的示波器測(cè)量某機(jī)頂盒內(nèi)某芯片的電源噪聲，示波器采樣率為2.5GS/s，時(shí)基為1ms/div，通道帶寬為1G，通過(guò)ERES 函數(shù)限制帶寬為625MHz，探頭為1 倍衰減的傳輸線探頭，示波器通道分別設(shè)為DC1M 和DC50，記錄測(cè)試數(shù)據(jù)，圖5 為DC50 加上625M 低通濾波器后的電源噪聲測(cè)試結(jié)果，其平均值為21.573mV。表2 為改變通道阻抗和帶寬的4 種組合下的電源噪聲以及電源電壓均值。

可以看到， 通道阻抗為1M歐、帶寬為625MHz時(shí)，電源噪聲為24.1mV；通道阻抗為50歐、帶寬為625MHz時(shí)，電源噪聲為21.573mV；可見(jiàn)，通道阻抗為1M歐時(shí)電源噪聲測(cè)量結(jié)果大于DC50的。 所以，測(cè)量電源噪聲是需要選擇DC50，測(cè)量電源的直流電壓要選更高阻抗的DC1M。

測(cè)試電源噪聲時(shí)，示波器的采樣率建議設(shè)置為2Gs/s以上以采集到高頻段的噪聲。時(shí)基設(shè)置為1ms/div以上以捕獲大于10ms的波形。如果捕獲的時(shí)間長(zhǎng)度不夠，則會(huì)導(dǎo)致測(cè)量結(jié)果偏差較大。開(kāi)關(guān)電源系統(tǒng)通常是AC-DC-DC的變換過(guò)程。AC源于電網(wǎng)電壓，是一種源效應(yīng)，經(jīng)過(guò)閉環(huán)控制后仍然很難消除。電網(wǎng)電壓的頻率是50Hz，整流之后是100HZ。電源紋波測(cè)量應(yīng)完整地包含100HZ的低頻周期。

電源噪聲測(cè)量的解決之道
考慮到以上幾種影響噪聲測(cè)量的因素，HDO4000示波器加上1：1無(wú)源傳輸線探頭，通道阻抗設(shè)為DC50是目前最好的測(cè)量電源噪聲方案。HDO4000為12比特分辨率的高清示波器，能提供更高的分辨率，更小的量化誤差，更靈活的偏置電壓設(shè)置、更低的底噪。

如下圖6為HDO4000示波器使用1：1無(wú)源探頭測(cè)量某機(jī)頂盒的電源噪聲測(cè)試結(jié)果，可以看到，電源電壓為1.27V，其電源噪聲峰峰值不超過(guò)18.22mV，統(tǒng)計(jì)后的平均值為16.2575mV。在圖5和表格2中，使用普通8位ADC示波器測(cè)量相同電源，得到的電源噪聲分別為21.573mV和22.371mV，很可能是由于后者的底噪較大引起的。

同時(shí)，使用了示波器獨(dú)特的頻譜分析軟件，在頻域中實(shí)時(shí)觀察電源噪聲的主要來(lái)源。從圖中左側(cè)的列表中可以看到，噪聲頻譜的第一個(gè)峰值頻點(diǎn)為332KHz，應(yīng)該是板上332KHz的開(kāi)關(guān)電源引入的，該頻點(diǎn)的幅度比其他峰值頻點(diǎn)大20dB，說(shuō)明它是噪聲的主要來(lái)源；另外，還可以看到200MHz的頻點(diǎn)，應(yīng)該是板上200MHz的時(shí)鐘引入的噪聲。

如果使用常規(guī)實(shí)時(shí)示波器測(cè)量電源噪聲，當(dāng)垂直刻度調(diào)到5mV/div時(shí)，偏置電壓可能在1V以內(nèi)，無(wú)法測(cè)量大于1V的電源，通常，在1：1的無(wú)源傳輸線探頭中串聯(lián)隔直電容，把待測(cè)試信號(hào)隔直后就可以測(cè)量了。這種測(cè)試方法的缺點(diǎn)為隔直電容會(huì)影響測(cè)試結(jié)果，選擇不同的電容可能有不同的測(cè)試結(jié)果，增加了測(cè)試的不確定性。

對(duì)于低電壓電源的噪聲測(cè)試，以下為各種測(cè)試方案，排前面的為優(yōu)選的測(cè)試方案。
1. 低噪聲12位ADC示波器HDO4000 + 1倍衰減無(wú)源傳輸線探頭
2. 常規(guī)8位ADC示波器 + 1倍衰減無(wú)源傳輸線探頭
3. 常規(guī)8位ADC示波器 + 隔直電容 + 1倍衰減無(wú)源傳輸線探頭

綜上所述，方案1是準(zhǔn)確測(cè)量電源噪聲的最佳選擇，對(duì)于方案3中隔直電容的選擇，筆者在另一篇文章會(huì)予以分析，也歡迎讀者參與討論！

參考文獻(xiàn)：
1, Ericsson Design Note – Output ripple and noise measurement methods for Ericsson power modules.

2, Madhavan Swaminathan, A.Ege Engin, "Power Integrity Modeling and Design for Semiconductors and Systems".