摩爾定律唯一規(guī)則：永遠(yuǎn)不要說(shuō)不可能

　　摩爾定律在過(guò)去52年中一直是“更小，更快，更便宜”的代名詞，但越來(lái)越多的人認(rèn)為它只是諸多選擇之一，芯片行業(yè)開(kāi)始針對(duì)特定的市場(chǎng)需求進(jìn)行調(diào)整。

　　這并沒(méi)有使得摩爾定律失去意義。眾多行業(yè)人士透露，從16/14nm沖擊7nm的公司數(shù)量要多于直接沖擊16/14nm finFET的公司。但是，這種遷移也需要考慮到：

　　· 當(dāng)代工廠利用16/14nm finFET進(jìn)行相同度量時(shí)，節(jié)點(diǎn)命名在20nm之后就變得無(wú)意義。因此，對(duì)于10nm或7nm并沒(méi)有一致的定義。更有價(jià)值的數(shù)字是各個(gè)代工廠的性能和功率的比較。

　　· 即使摩爾定律最執(zhí)著的支持者也正在從每?jī)赡暌粋€(gè)節(jié)點(diǎn)逐漸減緩到每三、四年一個(gè)節(jié)點(diǎn)。 但業(yè)內(nèi)人士表示，由于成本和復(fù)雜程度的上升，許多公司計(jì)劃跳過(guò)節(jié)點(diǎn)，所以并不是在每個(gè)節(jié)點(diǎn)都投放生產(chǎn)芯片，而是計(jì)劃開(kāi)發(fā)測(cè)試芯片來(lái)保持現(xiàn)有的最新技術(shù)，而他們的量產(chǎn)芯片的遷移則會(huì)延遲長(zhǎng)達(dá)八年之久。

　　· 像蘋果和谷歌這樣的大型系統(tǒng)公司正在開(kāi)發(fā)芯片，他們的開(kāi)發(fā)違背標(biāo)準(zhǔn)的度量，因?yàn)樗麄兪翘囟ㄓ趹?yīng)用程序的。相比之下，大多數(shù)節(jié)點(diǎn)特定的度量都是基于ASIC(專用集成電路)而不是ASSP(在特殊應(yīng)用中使用而設(shè)計(jì)的集成電路)。此外，這些統(tǒng)計(jì)數(shù)據(jù)一般不包括在半導(dǎo)體行業(yè)統(tǒng)計(jì)數(shù)據(jù)中，因?yàn)橄到y(tǒng)公司不分享這些數(shù)據(jù)。

　　因此，半導(dǎo)體行業(yè)真正遵循的摩爾定律不再是簡(jiǎn)單的計(jì)數(shù)練習(xí)。邏輯器件仍在縮小，但不是連續(xù)的或成比例的。而隨著高級(jí)封裝的進(jìn)一步發(fā)展，封裝可以任意組合，例如最新的幾何工藝搭配上舊節(jié)點(diǎn)的IP制成的邏輯芯片。

　　西門子董事長(zhǎng)兼首席執(zhí)行官Wally Rhines表示：“在過(guò)去50年中，提高復(fù)雜性的最便宜和最簡(jiǎn)單的方法是縮小尺寸并增加晶圓直徑。但現(xiàn)在，這不是最簡(jiǎn)單的方法了，而是需要進(jìn)行一個(gè)權(quán)衡。我們要為需要的性能做最經(jīng)濟(jì)的事情。其中一些將使我們幾乎永遠(yuǎn)都能繼續(xù)擁有越來(lái)越小的芯片尺寸。但是，最經(jīng)濟(jì)的折衷可能是更好的系統(tǒng)工程，多芯片封裝，以及各種技術(shù)的結(jié)合，以最節(jié)約成本的方式不斷提升能力。”

　　這些變化集中體現(xiàn)了對(duì)于半導(dǎo)體設(shè)計(jì)和制造方面所取得進(jìn)步的衡量基準(zhǔn)的不同看法。ARM的首席執(zhí)行官Simon Segars說(shuō)：“從根本上講，摩爾定律每年都會(huì)提供更強(qiáng)的性能和擴(kuò)展功能。除了讓晶體管和柵極小到原子級(jí)別尺度以外，還存在許多維度。數(shù)代器件只是在縮小尺寸，然后人們開(kāi)始思考，‘如果我們?cè)谶@里使用一些不同的材料和材料科學(xué)會(huì)如何?’這會(huì)帶來(lái)巨大的進(jìn)步。我們即將看到EUV的引入，這將為縮小晶體管和半導(dǎo)體制造技術(shù)注入新的生命。同時(shí)，人們正在尋找其他方法來(lái)進(jìn)行計(jì)算，如量子計(jì)算。這依賴于一套完全不同的技術(shù)。然而，成功雖然可能需要10年時(shí)間，但是一旦成功便會(huì)產(chǎn)生大量新的并行性，這將是又一個(gè)影響幾代人的摩爾定律。”

　　光刻

　　由于雙重曝光成為關(guān)鍵金屬層(即20nm處的金屬1和金屬2)的要求，大多數(shù)專家認(rèn)為，器件縮小的主要限制因素是光刻。

　　幸運(yùn)的是，芯片制造商已經(jīng)能夠擴(kuò)展傳統(tǒng)的光刻技術(shù)。使用各種多重曝光工藝，芯片制造商能夠分開(kāi)掩模和圖案。這種方法可以將今天的193nm波長(zhǎng)的光刻技術(shù)擴(kuò)展到16nm/14nm，10nm甚至7nm。

　　但是在7nm或5nm處，圖案復(fù)雜性和掩模計(jì)數(shù)正在成為浸入式和多重曝光的限制因素。28nm器件具有40至50個(gè)掩模層。相比之下，14nm/10nm器件具有60層，預(yù)計(jì)7nm可以躍升到80到85層。在5nm可以有100層。

　　為了簡(jiǎn)化7nm/5nm的工藝流程，芯片制造商一直在等待極紫外(EUV)光刻技術(shù)，這是一種13.5nm波長(zhǎng)的技術(shù)。EUV預(yù)計(jì)為45nm，但遇到了一些僅僅在最近才剛剛解決的問(wèn)題。隨著光源的增強(qiáng)，產(chǎn)量持續(xù)上升，EUV似乎終于接近了商業(yè)化生產(chǎn)。

　　極紫外光刻技術(shù)是否接近大批量生產(chǎn)還有待觀察。 ASML的EUV服務(wù)和產(chǎn)品營(yíng)銷副總裁Hans Meiling表示：“我們的工廠每小時(shí)生產(chǎn)100個(gè)晶圓，今年晚些時(shí)候?qū)⑻岣叩矫啃r(shí)125個(gè)晶圓。”

　　同時(shí)，根據(jù)11個(gè)月平均數(shù)，正常運(yùn)行時(shí)間已經(jīng)提高到80%以上。Meiling表示是90%+，這與浸入式光刻相當(dāng)。事實(shí)上，我們已經(jīng)達(dá)到了這一點(diǎn)，但并不令人震驚。這個(gè)項(xiàng)目看起來(lái)就像科幻小說(shuō)中的內(nèi)容。

　　這里有一些工程技巧。首先是從小液滴中得到穩(wěn)定的錫液滴。這些小液滴被激光擊中。然后，激光再次發(fā)射，這次是主脈沖。主激光脈沖擊中薄餅狀錫液滴并使其蒸發(fā)，轉(zhuǎn)而將它變成等離子體。等離子體發(fā)射13.5nm波長(zhǎng)的EUV。

　　“每秒有5萬(wàn)個(gè)液滴，”Meiling說(shuō)，“這是一個(gè)受控的過(guò)程。它們以每秒數(shù)百米的速度流進(jìn)去。然后我們將CO?激光射入每個(gè)液滴。因此，CO?激光器的速率與液滴發(fā)生器相同。每個(gè)液滴都變成了薄餅。由于CO?的作用，它膨脹成為200-400微米的霧滴，而不再是固體。第一個(gè)脈沖使它成為了薄餅。”

　　圖1：跟隨反彈光。(來(lái)源：ASML)

　　更令人震驚的是，這是有效的。有越來(lái)越多的論文可以證明這一點(diǎn)。