32位定浮點數(shù)正余弦函數(shù)FPGA實現(xiàn)方法

本文首先介紹了查表算法和Cordic算法原理,在這兩種算法基礎(chǔ)上,用Verilog HDL語言對32位定點數(shù)的正余弦函數(shù)進行了編程設(shè)計,結(jié)合仿真綜合結(jié)果,對這兩種方法從運算精度,運算速度和占用硬件資源幾方面進行了分析.進而采用不經(jīng)過浮點定點轉(zhuǎn)換,直接在Cordic算法改進的基礎(chǔ)上實現(xiàn)32位浮點數(shù)的正余弦函數(shù)FPGA設(shè)計.最后,對這三種實現(xiàn)方法進行了綜合評價.

32位定浮點數(shù)正余弦函數(shù)FPGA實現(xiàn)方法.pdf