【E課堂】PCB板布局布線基本規(guī)則
(4)減小來(lái)自電源的噪聲
本文引用地址:http://butianyuan.cn/article/201707/361777.htm電源在向系統(tǒng)提供能源的同時(shí),也將其噪聲加到所供電的電源上。電路中微控制器的復(fù)位線,中斷線,以及其它一些控制線最容易受外界噪聲的干擾。電網(wǎng)上的強(qiáng)干擾通過(guò)電源進(jìn)入電路,即使電池供電的系統(tǒng),電池本身也有高頻噪聲。模擬電路中的模擬信號(hào)更經(jīng)受不住來(lái)自電源的干擾。
(5)注意印刷線板與元器件的高頻特性
在高頻情況下,印刷線路板上的引線,過(guò)孔,電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略,電感的分布電容不可忽略。電阻產(chǎn)生對(duì)高頻信號(hào)的反射,引線的分布電容會(huì)起作用,當(dāng)長(zhǎng)度大于噪聲頻率相應(yīng)波長(zhǎng)的1/20時(shí),就產(chǎn)生天線效應(yīng),噪聲通過(guò)引線向外發(fā)射。
印刷線路板的過(guò)孔大約引起0.6pf的電容。
一個(gè)集成電路本身的封裝材料引入2~6pf電容。
一個(gè)線路板上的接插件,有520nH的分布電感。一個(gè)雙列直扦的24引腳集成電路扦座,引入4~18nH的分布電感。
這些小的分布參數(shù)對(duì)于這行較低頻率下的微控制器系統(tǒng)中是可以忽略不計(jì)的;而對(duì)于高速系統(tǒng)必須予以特別注意。
(6)元件布置要合理分區(qū)
元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題,原則之一是各部件之間的引線要盡量短。在布局上,要把模擬信號(hào)部分,高速數(shù)字電路部分,噪聲源部分(如繼電器,大電流開關(guān)等)這三部分合理地分開,使相互間的信號(hào)耦合為最小。
G處理好接地線:
印刷電路板上,電源線和地線最重要。克服電磁干擾,最主要的手段就是接地。
對(duì)于雙面板,地線布置特別講究,通過(guò)采用單點(diǎn)接地法,電源和地是從電源的兩端接到印刷線路板上來(lái)的,電源一個(gè)接點(diǎn),地一個(gè)接點(diǎn)。印刷線路板上,要有多個(gè)返回地線,這些都會(huì)聚到回電源的那個(gè)接點(diǎn)上,就是所謂單點(diǎn)接地。所謂模擬地、數(shù)字地、大功率器件地開分,是指布線分開,而最后都匯集到這個(gè)接地點(diǎn)上來(lái)。與印刷線路板以外的信號(hào)相連時(shí),通常采用屏蔽電纜。對(duì)于高頻和數(shù)字信號(hào),屏蔽電纜兩端都接地。低頻模擬信號(hào)用的屏蔽電纜,一端接地為好。
對(duì)噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路應(yīng)該用金屬罩屏蔽起來(lái)。
(7)用好去耦電容。
好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)印刷線路板時(shí),每個(gè)集成電路的電源,地之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用:一方面是本集成電路的蓄能電容,提供和吸收該集成電路開門關(guān)門瞬間的充放電能;另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感,它的并行共振頻率大約在7MHz左右,也就是說(shuō)對(duì)于10MHz以下的噪聲有較好的去耦作用,對(duì)40MHz以上的噪聲幾乎不起作用。
1uf,10uf電容,并行共振頻率在20MHz以上,去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷板的地方和一個(gè)1uf或10uf的去高頻電容往往是有利的,即使是用電池供電的系統(tǒng)也需要這種電容。
每10片左右的集成電路要加一片充放電電容,或稱為蓄放電容,電容大小可選10uf。最好不用電解電容,電解電容是兩層溥膜卷起來(lái)的,這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感,最好使用膽電容或聚碳酸醞電容。
去耦電容值的選取并不嚴(yán)格,可按C=1/f計(jì)算;即10MHz取0.1uf,對(duì)微控制器構(gòu)成的系統(tǒng),取0.1~0.01uf之間都可以。
3、降低噪聲與電磁干擾的一些經(jīng)驗(yàn)。
(1)能用低速芯片就不用高速的,高速芯片用在關(guān)鍵地方。
(2)可用串一個(gè)電阻的辦法,降低控制電路上下沿跳變速率。
(3)盡量為繼電器等提供某種形式的阻尼。
(4)使用滿足系統(tǒng)要求的最低頻率時(shí)鐘。
(5)時(shí)鐘產(chǎn)生器盡量臨近用該時(shí)鐘的器件。石英晶體振蕩器外殼要接地。
(6)用地線將時(shí)鐘區(qū)圈起來(lái),時(shí)鐘線盡量短。
(7)I/O驅(qū)動(dòng)電路盡量*近印刷板邊,讓其盡快離開印刷板。對(duì)進(jìn)入印制板的信號(hào)要加濾波,從高噪聲區(qū)來(lái)的信號(hào)也要加濾波,同時(shí)用串終端電阻的辦法,減小信號(hào)反射。
(8)MCD無(wú)用端要接高,或接地,或定義成輸出端,集成電路上該接電源地的端都要接,不要懸空。
(9)閑置不用的門電路輸入端不要懸空,閑置不用的運(yùn)放正輸入端接地,負(fù)輸入端接輸出端。
(10)印制板盡量使用45折線而不用90折線布線以減小高頻信號(hào)對(duì)外的發(fā)射與耦合。
(11)印制板按頻率和電流開關(guān)特性分區(qū),噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。
(12)單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗,經(jīng)濟(jì)是能承受的話用多層板以減小電源,地的容生電感。
(13)時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)離I/O線和接插件。
(14)模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線,特別是時(shí)鐘。
(15)對(duì)A/D類器件,數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。
(16)時(shí)鐘線垂直于I/O線比平行I/O線干擾小,時(shí)鐘元件引腳遠(yuǎn)離I/O電纜。
(17)元件引腳盡量短,去耦電容引腳盡量短。
(18)關(guān)鍵的線要盡量粗,并在兩邊加上保護(hù)地。高速線要短要直。
(19)對(duì)噪聲敏感的線不要與大電流,高速開關(guān)線平行。
(20)石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線。
(21)弱信號(hào)電路,低頻電路周圍不要形成電流環(huán)路。
(22)任何信號(hào)都不要形成環(huán)路,如不可避免,讓環(huán)路區(qū)盡量小。
(23)每個(gè)集成電路一個(gè)去耦電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。
(24)用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲(chǔ)能電容。使用管狀電容時(shí),外殼要接地。
評(píng)論