Cadence優(yōu)化全流程數(shù)字與簽核及驗(yàn)證套裝，支持Arm Cortex-A75、Cortex-A55 CPU及Arm Mali-G72 GPU

　　楷登電子(美國Cadence公司)今日宣布，其全流程數(shù)字簽核工具和Cadence? 驗(yàn)證套裝的優(yōu)化工作已經(jīng)發(fā)布，支持最新Arm? Cortex?-A75和Cortex-A55 CP，基于Arm DynamIQ?技術(shù)的設(shè)計(jì)，及Arm Mali?-G72 GPU，可廣泛用于最新一代的高端移動(dòng)應(yīng)用、機(jī)器學(xué)習(xí)及消費(fèi)電子類芯片。為加速針對(duì)Arm最新處理器的設(shè)計(jì)，Cadence為Cortex-A75和Cortex-A55 CPU量身開發(fā)全新7nm快速應(yīng)用工具(RAK)，包括可實(shí)現(xiàn)CPU間互聯(lián)和3級(jí)緩存共享的DynamIQ共享單元(DSU)，以及專為Mali-G72 GPU開發(fā)的7nm RAK。

　　我們的客戶已經(jīng)開始使用完整的數(shù)字和簽核工作流程及Cadence驗(yàn)證套裝，對(duì)采用全新Arm Cortex和Mali處理器的復(fù)雜系統(tǒng)級(jí)芯片(SoC)進(jìn)行流片。如需了解支持Cortex-A75、Cortex-A55和Mali-G72處理器的Cadence全流程數(shù)字及簽核解決方案，請(qǐng)?jiān)L問www.cadence.com/go/dandsarmraks7nm。如需了解對(duì)采用Arm Cortex-A75、Cortex-A55和Mali-G72處理器的設(shè)計(jì)提供支持的Cadence驗(yàn)證套裝，請(qǐng)?jiān)L問www.cadence.com/go/vsuitearm7nm

　　Cadence RAK可以加快7nm設(shè)計(jì)的物理實(shí)現(xiàn)、簽核和驗(yàn)證速度，幫助設(shè)計(jì)師縮短移動(dòng)芯片和消費(fèi)類芯片的上市時(shí)間。Arm與Cadence擁有多年合作經(jīng)驗(yàn)，Cadence全新RAK將為Arm IP的實(shí)現(xiàn)提供針對(duì)性的技術(shù)支持。

　　基于該RAK，Cadence數(shù)字簽核工具可實(shí)現(xiàn)最優(yōu)功耗、性能和面積(PPA)目標(biāo)。工具中包含腳本、芯片布局圖樣例和Arm 7nm IP庫。Cadence的RTL-to-GDS全流程工作流包括如下數(shù)字和簽核工具：

　　· Innovus? 設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)：基于統(tǒng)計(jì)的片上偏差(SOCV)的傳遞和優(yōu)化結(jié)果 可以改善7nm設(shè)計(jì)的時(shí)序、功耗和面積收斂

　　· Genus? 綜合解決方案：寄存器傳輸級(jí)(RTL)綜合可以滿足當(dāng)前所有最新的7nm先進(jìn)工藝節(jié)點(diǎn)的設(shè)計(jì)要求，并借助Innovus系統(tǒng)實(shí)現(xiàn)整體設(shè)計(jì)收斂

　　· Conformal? 邏輯等價(jià)性檢查(LEC)：保證設(shè)計(jì)實(shí)現(xiàn)流程中邏輯改變和工程改變指令(ECO)的精確性

　　· Conformal低功耗：實(shí)現(xiàn)并驗(yàn)證設(shè)計(jì)過程中的功耗約束文件，并將低功耗

　　等價(jià)性檢查與結(jié)構(gòu)性、功能性檢查相結(jié)合，實(shí)現(xiàn)低功耗設(shè)計(jì)的全芯片驗(yàn)證

　　· Tempus? 時(shí)序簽核解決方案：實(shí)現(xiàn)基于路徑、簽核準(zhǔn)確、可物理感知的設(shè)計(jì)優(yōu)化，縮短流片時(shí)間

　　· Voltus? IC電源完整性解決方案：在設(shè)計(jì)實(shí)現(xiàn)和簽核過程中使用靜態(tài)和動(dòng)態(tài)分析，確保最佳的功耗分布

　　· Quantus? QRC提取解決方案：滿足所有7nm先進(jìn)節(jié)點(diǎn)設(shè)計(jì)要求，確保芯片成品準(zhǔn)確符合設(shè)計(jì)方案

　　“Cortex-A75和Cortex-A55 CPU可以提供分布式智能從終端到云端(edge-to-cloud)，同時(shí)搭配Mali-G72 GPU，可以幫助客戶體驗(yàn)到在多臺(tái)設(shè)備上的高效和高質(zhì)量的圖像?！盇rm公司副總裁兼計(jì)算事業(yè)部總經(jīng)理Nandan Nayampally表示，“通過與Cadence的持續(xù)緊密合作，Cadence推出的全新數(shù)字實(shí)現(xiàn)與簽核RAK，以及針對(duì)Arm 最新處理器的Cadence優(yōu)化驗(yàn)證套件，我們的共同客戶可以快速的迅速集成并改善他們的差異化解決方案，打造具備競爭力的下一代設(shè)備?！?/p>

　　Cadence驗(yàn)證套件針對(duì)Arm 設(shè)計(jì)進(jìn)行了優(yōu)化：

　　· JasperGold? 形式驗(yàn)證平臺(tái)：實(shí)現(xiàn)IP和子系統(tǒng)驗(yàn)證，包括Arm AMBA? 協(xié)議的形式化驗(yàn)證

　　· Xcelium? 并行邏輯仿真器：提供經(jīng)過產(chǎn)品驗(yàn)證的多核仿真器，加速SoC研發(fā)和其余Arm的設(shè)計(jì)驗(yàn)證

　　· Palladium? Z1企業(yè)級(jí)仿真平臺(tái)：包括基于Arm 快速模型(Fast Model)集成的Hybrid技術(shù)，操作系統(tǒng)啟動(dòng)最快提升50倍，基于應(yīng)用軟件的軟件運(yùn)行速度最快提升10倍，并利用動(dòng)態(tài)功耗分析技術(shù)實(shí)現(xiàn)功耗快速預(yù)估

　　· Protium? S1 FPGA原型平臺(tái)：與Palladium Z1企業(yè)級(jí)仿真平臺(tái)集成使用，并可與Arm DS-5集成來進(jìn)行流片前嵌入式軟件的調(diào)試

　　· vManager?規(guī)劃與度量工具：為JasperGold平臺(tái)、Xcelium仿真、Palladium Z1平臺(tái)和Cadence VIP解決方案提供度量驗(yàn)證，實(shí)現(xiàn)Arm系統(tǒng)級(jí)芯片的驗(yàn)證收斂

　　· Perspec? 系統(tǒng)驗(yàn)證工具：結(jié)合面向Armv8架構(gòu)設(shè)計(jì)的PSLib，提供軟件驅(qū)動(dòng)的用例驗(yàn)證，較傳統(tǒng)驗(yàn)證激勵(lì)開發(fā)效率最高提升10倍

　　· Indago? 調(diào)試平臺(tái)：可對(duì)RTL設(shè)計(jì)、驗(yàn)證環(huán)境和嵌入式軟件進(jìn)行調(diào)試， 并支持基于Arm CPU的軟硬件協(xié)同調(diào)試

　　· Cadence驗(yàn)證工作臺(tái)：與Arm Socrates?封裝 Armv8 IP和VIP相結(jié)合，實(shí)現(xiàn)快速的SoC集成和UVM測試環(huán)境的搭建

　　· Cadence互聯(lián)工作臺(tái)：可與Xcelium仿真器、Palladium Z1平臺(tái)和Cadence驗(yàn)證IP同時(shí)使用，對(duì)基于Arm CoreLink? 互聯(lián)IP的系統(tǒng)進(jìn)行快速的性能分析與驗(yàn)證

　　· 驗(yàn)證IP組合：實(shí)現(xiàn)包括Arm AMBA互聯(lián)在內(nèi)的IP和SoC驗(yàn)證，支持Xcelium仿真器、JasperGold平臺(tái)和Palladium Z1平臺(tái)

　　“得益于和Arm的緊密合作，針對(duì)全新Arm CPU和GPU，我們對(duì)高級(jí)數(shù)字設(shè)計(jì)實(shí)現(xiàn)和簽核解決方案及驗(yàn)證解決方案進(jìn)行了優(yōu)化，幫助客戶更高效地研發(fā)7nm移動(dòng)類和消費(fèi)類芯片，”Cadence公司執(zhí)行副總裁兼數(shù)字與簽核事業(yè)部及系統(tǒng)與驗(yàn)證事業(yè)部總經(jīng)理Anirudh Devgan博士表示?！盎赗AK和Cadence驗(yàn)證套裝，設(shè)計(jì)師不僅可提升PPA和縮短項(xiàng)目周期，同時(shí)還將設(shè)計(jì)出基于Arm 技術(shù)的最先進(jìn)產(chǎn)品?！?/p>