PCB設(shè)計(jì)基本概念及高頻電路布局小技巧

　　數(shù)字器件正朝著高速、低耗、小體積、高抗干擾性的方向發(fā)展，這一發(fā)展趨勢(shì)對(duì)印刷電路板的設(shè)計(jì)提出了很多新要求。作者根據(jù)多年在硬件設(shè)計(jì)工作中的經(jīng)驗(yàn)，總結(jié)一些高頻布線的技巧，供大家參考。

　　(1)高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須的，也是降低干擾的有效手段。

　　(2)高速電路器件管腳間的引線彎折越少越好。高頻電路布線的引線最好采用全直線，需要轉(zhuǎn)折，可用45°折線或圓弧轉(zhuǎn)折，滿足這一要求可以減少高頻信號(hào)對(duì)外的發(fā)射和相互間的耦合。

　　(3)高頻電路器件管腳間的引線越短越好。

　　(4)高頻電路器件管腳間的引線層間交替越少越好。所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔(Via)越少越好，據(jù)測(cè)，一個(gè)過孔可帶來約0.5 pF的分布電容，減少過孔數(shù)能顯著提高速度。

　　(5)高頻電路布線要注意信號(hào)線近距離平行走線所引入的“交叉干擾”，若無法避免平行分布，可在平行信號(hào)線的反面布置大面積“地”來大幅度減少干擾。同一層內(nèi)的平行走線幾乎無法避免，但是在相鄰的兩個(gè)層，走線的方向務(wù)必取為相互垂直。

　　(6)對(duì)特別重要的信號(hào)線或局部單元實(shí)施地線包圍的措施，即繪制所選對(duì)象的外輪廓線。利用此功能，可以自動(dòng)地對(duì)所選定的重要信號(hào)線進(jìn)行所謂的“包地”處理，當(dāng)然，把此功能用于時(shí)鐘等單元局部進(jìn)行包地處理對(duì)高速系統(tǒng)也將非常有益。

　　(7)各類信號(hào)走線不能形成環(huán)路，地線也不能形成電流環(huán)路。

　　(8)每個(gè)集成電路塊的附近應(yīng)設(shè)置一個(gè)高頻去耦電容。

　　(9)模擬地線、數(shù)字地線等接往公共地線時(shí)要用高頻扼流環(huán)節(jié)。在實(shí)際裝配高頻扼流環(huán)節(jié)時(shí)用的往往是中心孔穿有導(dǎo)線的高頻鐵氧體磁珠，在電路原理圖上對(duì)它一般不予表達(dá)，由此形成的網(wǎng)絡(luò)表(netlist)就不包含這類元件，布線時(shí)就會(huì)因此而忽略它的存在。針對(duì)此現(xiàn)實(shí)，可在原理圖中把它當(dāng)做電感，在PCB元件庫中單獨(dú)為它定義一個(gè)元件封裝，布線前把它手工移動(dòng)到靠近公共地線匯合點(diǎn)的合適位置上。

　　(10)模擬電路與數(shù)字電路應(yīng)分開布置，獨(dú)立布線后應(yīng)單點(diǎn)連接電源和地，避免相互干擾。

　　(11)DSP、片外程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器接入電源前， 應(yīng)加濾波電容并使其盡量靠近芯片電源引腳，以濾除電源噪聲。另外，在DSP與片外程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器等關(guān)鍵部分周圍建議屏蔽，可減少外界干擾。

　　(12)片外程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器應(yīng)盡量靠近DSP芯片放置， 同時(shí)要合理布局， 使數(shù)據(jù)線和地址線長短基本保持一致，尤其當(dāng)系統(tǒng)中有多片存儲(chǔ)器時(shí)要考慮時(shí)鐘線到各存儲(chǔ)器的時(shí)鐘輸入距離相等或可以加單獨(dú)的可編程時(shí)鐘驅(qū)動(dòng)芯片。對(duì)于DSP系統(tǒng)而言，應(yīng)選擇存取速度與DSP相仿的外部存儲(chǔ)器，不然DSP的高速處理能力將不能充分發(fā)揮。DSP指令周期為納秒級(jí)，因而DSP硬件系統(tǒng)中最易出現(xiàn)的問題是高頻干擾，因此在制作DSP硬件系統(tǒng)的印制電路板(PCB)時(shí)，應(yīng)特別注意對(duì)地址線和數(shù)據(jù)線等重要信號(hào)線的布線要做到正確合理。布線時(shí)盡量使高頻線短而粗，且遠(yuǎn)離易受干擾的信號(hào)線，如模擬信號(hào)線等。當(dāng)DSP周圍電路較復(fù)雜時(shí)，建議將DSP及其時(shí)鐘電路、復(fù)位電路、片外程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器制作成最小系統(tǒng)，以減少干擾。

　　(13)當(dāng)本著以上原則，熟練設(shè)計(jì)工具的使用技巧以后，經(jīng)過手工布線完成后，高頻電路為了提高系統(tǒng)的靠性和可生產(chǎn)性，一般都需要利用高級(jí)的PCB仿真軟件進(jìn)行仿真。

　　限于篇幅本文不對(duì)具體的仿真做詳細(xì)介紹，但給大家的建議是如果有條件一定要對(duì)系統(tǒng)做仿真，這里給對(duì)幾個(gè)基本的概念。

　　給大家做一個(gè)基本的說明。

　　什么是電磁干擾(EMI)和電磁兼容性(EMC)?

　　電磁干擾(Electromagnetic InteRFerence)有傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾是指通過導(dǎo)電介質(zhì)把一個(gè)電網(wǎng)絡(luò)上的信號(hào)耦合(干擾)到另一個(gè)電網(wǎng)絡(luò)。輻射干擾是指干擾源通過空間把其信號(hào)耦合(干擾)到另一個(gè)電網(wǎng)絡(luò)。在高速PCB及系統(tǒng)設(shè)計(jì)中，高頻信號(hào)線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，能發(fā)射電磁波并影響其他系統(tǒng)或本系統(tǒng)內(nèi)其他子系統(tǒng)的正常工作。

　　什么是信號(hào)完整性(signal integrity)?

　　信號(hào)完整性是指信號(hào)在信號(hào)線上的質(zhì)量。信號(hào)具有良好的信號(hào)完整性是指當(dāng)在需要的時(shí)候，具有所必需達(dá)到的電壓電平數(shù)值。差的信號(hào)完整性不是由某一單一因素導(dǎo)致的，而是板級(jí)設(shè)計(jì)中多種因素共同引起的。主要的信號(hào)完整性問題包括反射、振蕩、地彈、串?dāng)_等。

　　什么是反射(reflection)?

　　反射就是在傳輸線上的回波。信號(hào)功率(電壓和電流)的一部分傳輸?shù)骄€上并達(dá)到負(fù)載處，但是有一部分被反射了。如果源端與負(fù)載端具有相同的阻抗，反射就不會(huì)發(fā)生了。源端與負(fù)載端阻抗不匹配會(huì)引起線上反射，負(fù)載將一部分電壓反射回源端。如果負(fù)載阻抗小于源阻抗，反射電壓為負(fù)，反之，如果負(fù)載阻抗大于源阻抗，反射電壓為正。布線的幾何形狀、不正確的線端接、經(jīng)過連接器的傳輸及電源平面的不連續(xù)等因素的變化均會(huì)導(dǎo)致此類反射。

　　什么是串?dāng)_(crosstalk)?

　　串?dāng)_是兩條信號(hào)線之間的耦合，信號(hào)線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號(hào)線間距、驅(qū)動(dòng)端和接收端的電氣特性及線端接方式對(duì)串?dāng)_都有一定的影響。

　　什么是過沖(overshoot)和下沖(undershoot)?

　　過沖就是第一個(gè)峰值或谷值超過設(shè)定電壓——對(duì)于上升沿是指最高電壓而對(duì)于下降沿是指最低電壓。下沖是指下一個(gè)谷值或峰值。過分的過沖能夠引起保護(hù)二極管工作，導(dǎo)致過早地失效。過分的下沖能夠引起假的時(shí)鐘或數(shù)據(jù)錯(cuò)誤(誤操作)。

　　什么是振蕩(ringing)和 環(huán)繞振蕩(rounding)?

　　振蕩的現(xiàn)象是反復(fù)出現(xiàn)過沖和下沖。信號(hào)的振蕩和環(huán)繞振蕩由線上過度的電感和電容引起，振蕩屬于欠阻尼狀態(tài)而環(huán)繞振蕩屬于過阻尼狀態(tài)。信號(hào)完整性問題通常發(fā)生在周期信號(hào)中，如時(shí)鐘等，振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過適當(dāng)?shù)亩私佑枰詼p小，但是不可能完全消除。

　　什么是地電平面反彈噪聲和回流噪聲?

　　在電路中有大的電流涌動(dòng)時(shí)會(huì)引起地平面反彈噪聲(簡稱為地彈)，如大量芯片的輸出同時(shí)開啟時(shí)，將有一個(gè)較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會(huì)引發(fā)電源噪聲，這樣會(huì)在真正的地平面(0V)上產(chǎn)生電壓的波動(dòng)和變化，這個(gè)噪聲會(huì)影響其他元器件的動(dòng)作。負(fù)載電容的增大、負(fù)載電阻的減小、地電感的增大、同時(shí)開關(guān)器件數(shù)目的增加均會(huì)導(dǎo)致地彈的增大。

　　由于地電平面(包括電源和地)分割，例如地層被分割為數(shù)字地、模擬地、屏蔽地等，當(dāng)數(shù)字信號(hào)走到模擬地線區(qū)域時(shí)，就會(huì)產(chǎn)生地平面回流噪聲。同樣電源層也可能會(huì)被分割為2.5V，3.3V，5V等。所以在多電壓PCB設(shè)計(jì)中，地電平面的反彈噪聲和回流噪聲需要特別關(guān)心。

　　在時(shí)域(time domain)和頻域(frequency domain)之間有什么不同?

　　時(shí)域(time domain)是以時(shí)間為基準(zhǔn)的電壓或電流的變化的過程，可以用示波器觀察到。它通常用于找出管腳到管腳的延時(shí)(delays)、偏移(skew)、過沖(overshoot)、下沖(undershoot)以及建立時(shí)間(settling times)。

　　頻域(frequency domain)是以頻率為基準(zhǔn)的電壓或電流的變化的過程，可以用頻譜分析儀觀察到。它通常用于波形與FCC和其他EMI控制限制之間的比較。

　　什么是阻抗(impedance)?

　　阻抗是傳輸線上輸入電壓對(duì)輸入電流的比值(Z0=V/I)。當(dāng)一個(gè)源送出一個(gè)信號(hào)到線上，它將阻礙它驅(qū)動(dòng)，直到2*TD時(shí)，源并沒有看到它的改變，在這里TD是線的延時(shí)(delay)。

　　什么是建立時(shí)間(settling time)?

　　建立時(shí)間就是對(duì)于一個(gè)振蕩的信號(hào)穩(wěn)定到指定的最終值所需要的時(shí)間。

　　什么是管腳到管腳(pin-to-pin)的延時(shí)(delay)?

　　管腳到管腳延時(shí)是指在驅(qū)動(dòng)器端狀態(tài)的改變到接收器端狀態(tài)的改變之間的時(shí)間。這些改變通常發(fā)生在給定電壓的50%，最小延時(shí)發(fā)生在當(dāng)輸出第一個(gè)越過給定的閾值(threshold)，最大延時(shí)發(fā)生在當(dāng)輸出最后一個(gè)越過電壓閾值(threshold)，測(cè)量所有這些情況。

　　什么是偏移(skew)?

　　信號(hào)的偏移是對(duì)于同一個(gè)網(wǎng)絡(luò)到達(dá)不同的接收器端之間的時(shí)間偏差。偏移還被用于在邏輯門上時(shí)鐘和數(shù)據(jù)達(dá)到的時(shí)間偏差。

　　什么是斜率(slew rate)?

　　Slew rate就是邊沿斜率(一個(gè)信號(hào)的電壓有關(guān)的時(shí)間改變的比率)。I/O 的技術(shù)規(guī)范 (如PCI)狀態(tài)在兩個(gè)電壓之間，這就是斜率(slew rate)，它是可以測(cè)量的。

　　什么是靜態(tài)線(quiescent line)?

　　在當(dāng)前的時(shí)鐘周期內(nèi)它不出現(xiàn)切換。另外也被稱為 "stuck-at" 線或static線。串?dāng)_(Crosstalk)能夠引起一個(gè)靜態(tài)線在時(shí)鐘周期內(nèi)出現(xiàn)切換。

　　什么是假時(shí)鐘(false clocking)?

　　假時(shí)鐘是指時(shí)鐘越過閾值(threshold)無意識(shí)地改變了狀態(tài)(有時(shí)在VIL 或VIH之間)。通常由于過分的下沖(undershoot)或串?dāng)_(crosstalk)引起。

　　什么是IBIS模型?

　　IBIS(Input/Output Buffer Information Specification)模型是一種基于V/I曲線的對(duì)I/O BUFFER快速準(zhǔn)確建模的方法，是反映芯片驅(qū)動(dòng)和接收電氣特性的一種國際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)的文件格式來記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)的計(jì)算與仿真。

　　IBIS本身只是一種文件格式，它說明在一標(biāo)準(zhǔn)的IBIS文件中如何記錄一個(gè)芯片的驅(qū)動(dòng)器和接收器的不同參數(shù)，但并不說明這些被記錄的參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型的仿真工具來讀取。欲使用IBIS進(jìn)行實(shí)際的仿真，需要先完成以下四件工作。

　　(1)獲取有關(guān)芯片驅(qū)動(dòng)器和接收器的原始信息源;

　　(2)獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式的方法;

　　(3)提供用于仿真的可被計(jì)算機(jī)識(shí)別的布局布線信息;

　　(4)提供一種能夠讀取IBIS和布局布線格式并能夠進(jìn) 行分析計(jì)算的軟件工具。

　　IBIS是一種簡單直觀的文件格式，很適合用于類似于Spice(但不是Spice，因?yàn)镮BIS文件格式不能直接被Spice工具讀取)的電路仿真工具。它提供驅(qū)動(dòng)器和接收器的行為描述，但不泄漏電路內(nèi)部構(gòu)造的知識(shí)產(chǎn)權(quán)細(xì)節(jié)。換句話說，銷售商可以用IBIS模型來說明它們最新的門級(jí)設(shè)計(jì)工作，而不會(huì)給其競爭對(duì)手透露過多的產(chǎn)品信息。并且，因?yàn)镮BIS是一個(gè)簡單的模型，當(dāng)做簡單的帶負(fù)載仿真時(shí)，比相應(yīng)的全Spice三極管級(jí)模型仿真要節(jié)省10～15倍的計(jì)算量。

　　IBIS提供兩條完整的V-I曲線分別代表驅(qū)動(dòng)器為高電平和低電平狀態(tài)，以及在確定的轉(zhuǎn)換速度下狀態(tài)轉(zhuǎn)換的曲線。V-I曲線的作用在于為IBIS提供保護(hù)二極管、TTL圖騰柱驅(qū)動(dòng)源和射極跟隨輸出等非線性效應(yīng)的建模能力。

　　什么是SPICE模型?

　　SPICE是Simulation Program with Integrated Circuit Emphasis的縮寫。

　　硬件調(diào)試技巧

　　硬件調(diào)試時(shí)應(yīng)該注意的一些問題。如在硬件調(diào)試前，應(yīng)先對(duì)電路板進(jìn)行細(xì)致的檢查，觀察有無短路或斷路情況(由于DSP的PCB板布線一般較密、較細(xì)，這種情況發(fā)生的概率還是比較高的)。加電后，應(yīng)用手感覺是否有些芯片特別熱。如果發(fā)現(xiàn)有些芯片燙得厲害，需立即掉電重新檢查電路。排除故障后，接著就應(yīng)檢查晶體是否振蕩，復(fù)位是否正確可靠。然后用示波器檢查DSP的CLK-OUT1和CLK-OUT2引腳的信號(hào)是否正常，若正常則表明DSP本身工作基本正常。

　　(1)保證電源的穩(wěn)定可靠

　　在DSP硬件系統(tǒng)調(diào)試前，應(yīng)確保給實(shí)驗(yàn)板供電的電源有良好的恒壓恒流特性。尤其要注意的是，DSP的入口電壓應(yīng)保持在5.0V±0.05V。 電壓過低，則通過JTAG接口向Flash寫入程序時(shí)，會(huì)出現(xiàn)錯(cuò)誤提示;電壓過高，則會(huì)損壞DSP芯片。

　　(2)利用仿真軟件排除硬件故障

　　在完成對(duì)電路板的檢查后，就可通過仿真軟件來調(diào)試程序。由于仿真時(shí)，程序代碼下載到目標(biāo)系統(tǒng)中的片外程序存儲(chǔ)器，因而通過仿真軟件可以比較容易地檢查出一些硬件故障。在上電后，若仿真軟件調(diào)試窗口始終無法調(diào)入程序，則有兩種可能：① DSP芯片引腳存在斷路或短路現(xiàn)象;②DSP 芯片損壞。倘若是第一次利用仿真軟件調(diào)試程序，此時(shí)應(yīng)對(duì)實(shí)驗(yàn)板斷電，仔細(xì)檢查DSP芯片各引腳的焊接情況。如果軟件調(diào)試窗口曾正確調(diào)入程序，則可能是DSP芯片損壞。此時(shí)，可通過檢測(cè)實(shí)驗(yàn)板的整板阻抗進(jìn)一步判斷DSP芯片是否受損。若整板阻抗急劇下降，可將給DSP芯片供電的電源線割斷，檢測(cè)DSP芯片的電阻。

　　如果軟件調(diào)試窗口可調(diào)入程序，但調(diào)入的程序局部出錯(cuò)，如對(duì)片外程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器操作的代碼變成.word xxxx，此時(shí)可能是片外程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器出現(xiàn)故障。應(yīng)仔細(xì)檢查存儲(chǔ)器是否存在短路或虛焊，若不存在則應(yīng)進(jìn)一步判斷存儲(chǔ)器是否受損。