新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 掌握三大原則,輕松分配FPGA引腳

掌握三大原則,輕松分配FPGA引腳

作者: 時(shí)間:2018-08-03 來(lái)源:網(wǎng)絡(luò) 收藏

  現(xiàn)在的正變得越來(lái)越復(fù)雜,向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡(jiǎn)單,現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳指配信號(hào)的指導(dǎo)方針有助于設(shè)計(jì)師根據(jù)最多到最少的約束信號(hào)指配原則提前考慮信號(hào)指配,并減少反復(fù)的次數(shù)。

本文引用地址:http://butianyuan.cn/article/201808/385206.htm

  這里有一個(gè)前提,即假定設(shè)計(jì)師已經(jīng)根據(jù)設(shè)計(jì)的大概規(guī)模和信號(hào)要求確定了目標(biāo)器件范圍和型號(hào)。對(duì)以下每一步都應(yīng)在考慮單極信號(hào)前優(yōu)先考慮差分對(duì)信號(hào)。

  最先指配那些只能在特定引腳上工作的特殊信號(hào),正常情況下是指串行I/O信號(hào)和全局時(shí)鐘信號(hào)。其次指配大型和/或高速信號(hào)總線,特別是那些要跨越多個(gè)庫(kù)或區(qū)域的信號(hào)。如果總線需要局部時(shí)鐘,那么就要考慮具有更多局部時(shí)鐘引腳的庫(kù)或區(qū)域,并先指配局部時(shí)鐘。

  如果針對(duì)器件采用了多種I/O標(biāo)準(zhǔn),那么設(shè)計(jì)師還必須先考慮將I/O信號(hào)映射到庫(kù)/區(qū)。這一步需要慎重考慮,因?yàn)樵S多I/O標(biāo)準(zhǔn)和參考電壓是不兼容的。一些I/O標(biāo)準(zhǔn)要求在特殊引腳上輸入?yún)⒖茧妷?,使得這些引腳不可再用于一般用途。將高速輸出和雙向信號(hào)分開(kāi)指配在一定程度上可避免同時(shí)開(kāi)關(guān)輸出噪聲(SSO)問(wèn)題。

  第三,采用第二步中相同的基本規(guī)則指配速度較慢和約束較少的總線,但不用太多考慮SSO等問(wèn)題。第四,最后完成個(gè)別信號(hào)的指配。如果只剩下少量引腳,或在第一次反復(fù)時(shí)用完了所有的引腳,可以考慮選用具有更多I/O數(shù)量的下一種器件,因?yàn)楦鶕?jù)市場(chǎng)情況肯定還會(huì)臨時(shí)增加某些功能,而且沒(méi)有哪個(gè)設(shè)計(jì)師愿意在設(shè)計(jì)的最后階段再做一遍指配過(guò)程吧。

  在以上每一步中,要建立含有正確信號(hào)分配和I/O標(biāo)準(zhǔn)的約束文件,以及含有I/O設(shè)計(jì)部分的HDL文件。然后再開(kāi)始布局和布線,因?yàn)榘磸淖疃嗉s束信號(hào)到最少約束信號(hào)的順序可以更好地發(fā)現(xiàn)錯(cuò)誤。



關(guān)鍵詞: FPGA

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉