新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 信號完整性(三):PCB走線寬度變化產(chǎn)生的反射

信號完整性(三):PCB走線寬度變化產(chǎn)生的反射

作者: 時間:2018-08-06 來源:網(wǎng)絡(luò) 收藏

在進行布線時,經(jīng)常會發(fā)生這樣的情況:走線通過某一區(qū)域時,由于該區(qū)域布線空間有限,不得不使用更細的線條,通過這一區(qū)域后,線條再恢復(fù)原來的寬度。走線寬度變化會引起阻抗變化,因此發(fā)生反射,對信號產(chǎn)生影響。那么什么情況下可以忽略這一影響,又在什么情況下我們必須考慮它的影響?

本文引用地址:http://butianyuan.cn/article/201808/385446.htm

有三個因素和這一影響有關(guān):阻抗變化的大小、信號上升時間、窄線條上信號的時延。

首先討論阻抗變化的大小。很多電路的設(shè)計要求反射噪聲小于電壓擺幅的5%(這和信號上的噪聲預(yù)算有關(guān)),根據(jù)反射系數(shù)公式:


以計算出阻抗大致的變化率要求為:


你可能知道,電路板上阻抗的典型指標為+/-10%,根本原因就在這。

如果阻抗變化只發(fā)生一次,例如線寬從8mil變到6mil后,一直保持6mil寬度這種情況,要達到突變處信號反射噪聲不超過電壓擺幅的5%這一噪聲預(yù)算要求,阻抗變化必須小于10%。這有時很難做到,以 FR4板材上微帶線的情況為例,我們計算一下。如果線寬8mil,線條和參考平面之間的厚度為4mil,特性阻抗為46.5歐姆。線寬變化到6mil后特性阻抗變成54.2歐姆,阻抗變化率達到了20%。反射信號的幅度必然超標。至于對信號造成多大影響,還和信號上升時間和驅(qū)動端到反射點處信號的時延有關(guān)。但至少這是一個潛在的問題點。幸運的是這時可以通過阻抗匹配端接解決問題。

如果阻抗變化發(fā)生兩次,例如線寬從8mil變到6mil 后,拉出2cm后又變回8mil。那么在2cm長6mil寬線條的兩個端點處都會發(fā)生反射,一次是阻抗變大,發(fā)生正反射,接著阻抗變小,發(fā)生負反射。如果兩次反射間隔時間足夠短,兩次反射就有可能相互抵消,從而減小影響。假設(shè)傳輸信號為1V,第一次正反射有0.2V被反射,1.2V繼續(xù)向前傳輸,第二次反射有 -0.2*1.2 = 0.24v被反射回。再假設(shè)6mil線長度極短,兩次反射幾乎同時發(fā)生,那么總的反射電壓只有0.04V,小于5%這一噪聲預(yù)算要求。因此,這種反射是否影響信號,有多大影響,和阻抗變化處的時延以及信號上升時間有關(guān)。研究及實驗表明,只要阻抗變化處的時延小于信號上升時間的20%,反射信號就不會造成問題。如果信號上升時間為1ns,那么阻抗變化處的時延小于0.2ns對應(yīng)1.2英寸,反射就不會產(chǎn)生問題。也就是說,對于本例情況,6mil寬走線的長度只要小于3cm就不會有問題。

當(dāng)走線線寬發(fā)生變化時,要根據(jù)實際情況仔細分析,是否造成影響。需要關(guān)注的參數(shù)由三個:阻抗變化有多大、信號上升時間是多少、線寬變化的頸狀部分有多長。根據(jù)上面的方法大致估算一下,適當(dāng)留出一定的余量。如果可能的話,盡量讓減小頸狀部分長度。

需要指出的是,實際的加工中,參數(shù)不可能像理論中那樣精確,理論能對我們的設(shè)計提供指導(dǎo),但不能照搬照抄,不能教條,畢竟這是一門實踐的科學(xué)。估算出的值要根據(jù)實際情況做適當(dāng)?shù)男抻?,再?yīng)用到設(shè)計中。如果感覺經(jīng)驗不足,那就先保守點,然后在根據(jù)制造成本適當(dāng)調(diào)整。

『本文轉(zhuǎn)載自網(wǎng)絡(luò),版權(quán)歸原作者所有,如有侵權(quán)請聯(lián)系刪除』



關(guān)鍵詞: PCB EDA

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉